The semiconductor device (1001) has: a thin film transistor (101) with an oxide semiconductor layer (16), an oxide semiconductor layer (16) containing a channel region and a source contact area and a drain contact area on both sides of the channel region respectively; the insulating layer is configured to cover the oxide semiconductor layer (16), and has a leakage contact area. The exposed contact hole (CH), and the transparent electrode (24), which are in contact with the drain contact area in the contact hole (CH). When viewed from the normal direction of the substrate, at least part of the drain contact area (R) overlaps with the gate electrode (12), and at least part of the part of the drain contact area (R) crosscutting the drain contact area along the channel width is an arbitrary section (R). The width of the oxide semiconductor layer (16) is larger than that of the gate electrode (12), and the gate electrode (12) is covered by the oxide semiconductor layer (16) in the gate insulating layer.
【技术实现步骤摘要】
【国外来华专利技术】半导体装置和半导体装置的制造方法
本专利技术涉及具备薄膜晶体管(TFT)的半导体装置、显示装置以及半导体装置的制造方法。
技术介绍
具备按每个像素设置有开关元件的有源矩阵基板的显示装置已得到广泛应用。具备薄膜晶体管(ThinFilmTransistor:以下,称为“TFT”)作为开关元件的有源矩阵基板称为TFT基板。此外,在本说明书中,有时将与显示装置的像素对应的TFT基板的部分也称为像素。近年来,已提出使用氧化物半导体代替非晶硅、多晶硅来作为TFT的活性层的材料。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此,氧化物半导体TFT能以比非晶硅TFT高的速度进行动作。另外,氧化物半导体膜以比多晶硅膜简便的工艺形成,因此也能应用于需要大面积的装置。使用氧化物半导体TFT的TFT基板一般按每个像素具备支撑于基板的氧化物半导体TFT(以下,简称为“TFT”。)以及与TFT的漏极电极(漏极金属)电连接的像素电极。TFT通常被层间绝缘层覆盖。像素电极设置于层间绝缘层上,在形成于层间绝缘层的接触孔内与TFT的漏极电极连接。这样的TFT基板的构成例如公开于专利文献1中。在专利文献1公开的构成中,在像素内配置有具有比像素接触孔的底面大一圈的图案的漏极电极(典型地为金属电极)。因此,这成为致使光透射区域在像素中所占的比例(以下,称为“像素开口率”)降低的主要原因。另外,源极总线和漏极电极一般是通过将同一金属膜图案化而形成的,但是当显示装置的高清晰化得到进展,单个像素的面积变小时,源极总线与漏极电极的间隔会变小,因此加工变得困难。另一方面,本 ...
【技术保护点】
1.一种半导体装置,具备基板和支撑于上述基板的薄膜晶体管,其特征在于,上述薄膜晶体管具有:栅极电极;栅极绝缘层,其覆盖上述栅极电极;氧化物半导体层,其在上述栅极绝缘层上配置为隔着上述栅极绝缘层与上述栅极电极部分地重叠,包含:沟道区域;以及源极接触区域和漏极接触区域,其分别配置在上述沟道区域的两侧;以及源极电极,其与上述氧化物半导体层的上述源极接触区域接触,上述半导体装置还具备:绝缘层,其配置为覆盖上述氧化物半导体层,具有将上述氧化物半导体层的上述漏极接触区域露出的接触孔;以及透明电极,其形成在上述绝缘层之上和上述接触孔内,在上述接触孔内与上述漏极接触区域接触,当从上述基板的法线方向观看时,上述漏极接触区域的至少一部分与上述栅极电极重叠,在沿上述薄膜晶体管的沟道宽度方向横切上述漏极接触区域的上述至少一部分的任意的截面中,上述氧化物半导体层的宽度比上述栅极电极的宽度大,并且上述栅极电极隔着上述栅极绝缘层由上述氧化物半导体层覆盖。
【技术特征摘要】
【国外来华专利技术】2015.11.24 JP 2015-2286161.一种半导体装置,具备基板和支撑于上述基板的薄膜晶体管,其特征在于,上述薄膜晶体管具有:栅极电极;栅极绝缘层,其覆盖上述栅极电极;氧化物半导体层,其在上述栅极绝缘层上配置为隔着上述栅极绝缘层与上述栅极电极部分地重叠,包含:沟道区域;以及源极接触区域和漏极接触区域,其分别配置在上述沟道区域的两侧;以及源极电极,其与上述氧化物半导体层的上述源极接触区域接触,上述半导体装置还具备:绝缘层,其配置为覆盖上述氧化物半导体层,具有将上述氧化物半导体层的上述漏极接触区域露出的接触孔;以及透明电极,其形成在上述绝缘层之上和上述接触孔内,在上述接触孔内与上述漏极接触区域接触,当从上述基板的法线方向观看时,上述漏极接触区域的至少一部分与上述栅极电极重叠,在沿上述薄膜晶体管的沟道宽度方向横切上述漏极接触区域的上述至少一部分的任意的截面中,上述氧化物半导体层的宽度比上述栅极电极的宽度大,并且上述栅极电极隔着上述栅极绝缘层由上述氧化物半导体层覆盖。2.根据权利要求1所述的半导体装置,还具备:多个像素,其在上述基板上在第1方向和第2方向上排列为矩阵状;多个栅极配线,其在上述第1方向上延伸;以及多个源极配线,其在上述第2方向上延伸,上述薄膜晶体管和上述透明电极配置于上述多个像素中的每个像素,上述栅极电极连接到上述多个栅极配线中的任意一个栅极配线,上述源极电极连接到上述多个源极配线中的任意一个源极配线。3.根据权利要求2所述的半导体装置,上述源极接触区域、上述沟道区域以及上述漏极接触区域排列在上述第2方向上。4.根据权利要求2或3所述的半导体装置,当从上述基板的法线方向观看时,上述多个栅极配线中的每个栅极配线具有:栅极配线主部,其在上述第1方向上延伸;以及栅极配线分支部,其从上述栅极配线主部在上述第2方向上伸出,当从上述基板的法线方向观看时,上述栅极配线分支部的至少一部分与上述漏极接触区域重叠。5.根据权利要求4所述的半导体装置,当从上述基板的法线方向观看时,上述栅极配线分支部包含:第1部分,其与上述漏极接触区域重叠;以及第2部分,其位于上述第1部分与上述栅极配线主部之间,上述第1部分的沟道宽度方向的最大宽度比上述第2部分的沟道宽度方向的最大宽度小。6.根据权利要求5所述的半导体装置,上述栅极配线分支部的沟道宽度方向的宽度随着远离上述栅极配线主部而变小。7.根据权利要求4至6中的任意一项所述的半导体装置,当从上述基板的法线方向观看时,上述氧化物半导体层配置为覆盖上述栅极配线分支部并且横穿上述栅极配线主部。8.根据权利要求2至7中的任意一项所述的半导体装置,当从上述基板的法线方向观看时,上述多个源极配线中的每个源极配线...
【专利技术属性】
技术研发人员:内田诚一,冈田训明,
申请(专利权)人:夏普株式会社,
类型:发明
国别省市:日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。