半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术的功率半导体装置100,包括：半导体基体110，在第一半导体层112上层积有第二半导体层114，在第二半导体层114的表面形成有沟槽118，在沟槽118内形成有由外延层构成的第三半导体层116；第一电极126；层间绝缘膜122，具有规定开口128；以及第二电极124，其中，在开口128的内部填充有金属，并且开口128位于避开第三半导体层116的中央部的位置上，第二电极124经由金属与第三半导体层116相连接，第三半导体层116的中央部的表面被层间绝缘膜122所覆盖。根据本发明专利技术的半导体装置，其提供一种：具备在沟槽118内形成有由外延层构成的第三半导体层116的，同时不易因穿通模式下的击穿导致耐压降低的半导体装置。

Semiconductor device and manufacturing method of semiconductor device

The power semiconductor device 100 of the invention includes: a semiconductor substrate 110, a second semiconductor layer 114 deposited on the upper layer 112 of the first semiconductor layer, a groove 118 on the surface of the second semiconductor layer 114, and a third semiconductor layer 116 formed by an epitaxial layer in the groove 118, a third electrode 126, an interlayer insulating 122, and a gauge. The opening 128 is fixed, and the second electrode 124 is filled with metal in the opening 128, and the opening 128 is located at the position of the central part of the third semiconductor layer 116, and the second electrode 124 is connected to the third semiconductor layer 116 via a metal, and the surface of the central part of the third semiconductor layer 116 is covered by the interlayer insulating film. . According to the semiconductor device of the invention, the device provides a semiconductor device with a third semiconductor layer 116 formed by an epitaxial layer in the groove 118, and is not easy to reduce the pressure resistance by the pierced through mode.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置以及半导体装置的制造方法
本专利技术涉及半导体装置以及半导体装置的制造方法。
技术介绍
以往，具备在n型半导体层的表面形成有规定深度的沟槽的，并且在该沟槽内形成有由外延层构成的p型半导体层的半导体基体的MOSFET已被普遍认知(例如，参照专利文献1)。以往的MOSFET700如图21所示，包括：半导体基体710，在n+型第一半导体层712上层积有n-型第二半导体层714，在第二半导体层714的表面形成有沿规定方向排列的规定深度的多个沟槽718，并且在该沟槽718内形成有由外延层构成的p-型第三半导体层716(参照图22中的半导体基体710’)，其中，在第二半导体层714的表面的一部分以及第三半导体层716的整个表面形成有p型基极层720，并且在基极层720的表面的一部分上形成有n型第一导电型高浓度扩散区域740(源极区域740)；第一电极726(漏电极)，位于第一半导体层712的表面上；层间绝缘膜722，位于第二半导体层714以及p第三半导体层716的表面上，并且从平面上看具有形成在形成有第三半导体层716的区域内的规定的开口728；第二电极724(源电极)，位于层间绝缘膜722上；以及栅电极744，经由栅极绝缘膜742形成，至少覆盖被源极区域740和第二半导体层714夹住的基极层720。在以往的MOSFET700中，在将被相邻的沟槽718夹住的部分上的第二半导体层714中比基极层720更深的区域的部分定为第一柱形(column)1C,将第三半导体层716中比基极层720更深的区域的部分定为第二柱形2C时，通过第一柱形1C与第二柱形2C构成了超级结结构(superjunction)。在以往的MOSFET700中，在开口部728的内部直接填充有构成第二电极724的金属，并且第二电极724与第三半导体层716(具体为：源极区域740以及基极层720)直接连接。在这样的以往的MOSFET700中，第三半导体层716是由：在第二半导体层714上形成沟槽718，并且将该沟槽718利用p型外延层回填后形成的。根据以往的MOSFET700，由于从平面上看是通过第一柱形1C与第二柱形2C构成了超级结结构，因此是一种具备高耐压以及低导通电压特征的MOSFET。【先行技术文献】【专利文献1】特开2006-140277号公报然而，在n型半导体层(第二半导体层714)上形成沟槽718，并且将该沟槽718利用p型外延层回填时，理想的情况是将沟槽718的内侧整体完全回填，但是实际上在第三半导体层716内，空洞S(切口状(slit)的空洞、裂缝状(crevasse)的空洞、或空隙(void)状的空洞)有可能从平面上看会残留在第三半导体层716的中央部(参照图21)。因此，在使第三半导体层716与第二电极724接触时，上述空洞S的内部就有可能会混入第二电极724中的金属，从而导致上述空洞S内部的金属成为电极电位。在这种情况下，在对上述第二电极724施加负电位后，从第二半导体层714与第三半导体层716之间的pn接合面向第二电极724一侧延伸的耗尽层就可能会与上述空洞S内部的金属发生接触，导致穿通模式(reachthroughmode)下发生击穿(breakdown)，从而无法再维持耐压(参照图23中被点虚线A包围的区域)。再有，这样的问题不仅仅只发生在MOSFET中，而是同样会发生在二极管和IGBT等中。另外，这样的问题也不仅仅只发生于对n型半导体层的沟槽利用p型外延层回填时，而是同样会发生于对p型半导体层的沟槽利用n型外延层回填时。进一步地，这样的问题也不仅仅只发生于具有超级结结构的半导体装置中，而是同样会发生于不具有超级结结构的半导体装置中。因此，本专利技术鉴于上述问题，以提供一种：具备在沟槽内形成有由外延层构成的第三导体层的半导体基体的，同时，在穿通模式下不易发生击穿的半导体装置为目的。另外，提供用于制造这种半导体装置的半导体装置的制造方法为目的。
技术实现思路
【1】本专利技术的半导体装置，包括：半导体基体，在第一导电型或第二导电型第一半导体层上层积有第一导电型第二半导体层，并且在所述第二半导体层的表面形成有规定深度的沟槽，在该沟槽内形成有由单结晶外延层构成的第二导电型第三半导体层；第一电极，位于所述第一半导体层的表面上；层间绝缘膜，位于所述第二半导体层以及所述第三半导体层的表面上，并且具有：从平面上看至少形成在形成有所述第三半导体层的区域内的规定的开口；以及第二电极，位于所述层间绝缘膜上，其中，在所述开口的内部填充有金属，其特征在于：其中，所述开口从平面上看，位于避开所述第三半导体层的中央部的位置上，所述第二电极经由所述开口内部填充的所述金属至少与所述第三半导体层接触，所述第三半导体层的中央部的表面通过所述层间绝缘膜覆盖。在本说明书中，即便是在第二半导体层或第三半导体层的表面导入第一导电型掺杂物或第二导电型掺杂物后形成了其他的层或其他的区域(例如，基极层或第一导电型高浓度区域等)，也将形成有该其他的层或其他的区域的部分定为第二半导体层或第三半导体层(参照图22)。不过，在第二半导体层或第三半导体层的表面上(在第二半导体层的表面上形成来的，除用于形成第三半导体层的沟槽以外的)形成新的沟槽后形成有除第二半导体层以及第三半导体层以外的其他构造(例如，沟槽栅极结构等)时，则不将该构造定为第二半导体层或第三半导体层。另外，“第二半导体层的表面上···规定深度的多个沟槽”中“规定深度”也包含：到达第二半导体层与第三半导体层的界面的深度。另外，“层间绝缘膜”是指：形成在电极(第二电极)与半导体基体、或电极与其他电极(栅电极)之间的，并且将电极(第二电极)与半导体基体、或电极与其他电极(栅电极)之间绝缘的较厚的绝缘膜。另外，“从平面上看第三半导体层的中央部”是指：从平面上看，彼此相向的沟槽侧壁的中间点附近的区域，“从平面上看第三半导体层的中央”是指：从平面上看，彼此相向的沟槽侧壁的中间点。再有，“开口”是指：未形成有层间绝缘膜的区域。例如，即使是在层间绝缘膜被形成为岛状的情况下，未形成有层间绝缘膜的区域也称为开口。【2】在本专利技术的半导体装置中，理想的情况是：从平面上看从所述第三半导体层的中央直至所述开口的侧壁中距离所述第三半导体层的中央最近的侧壁的长度在0.1μm以上。【3】在本专利技术的半导体装置中，理想的情况是：进一步包括：在所述开口的内部将不同于构成第二电极的金属的金属填充后形成的金属塞，所述第二电极经由所述金属塞至少与所述第三半导体层连接。【4】在本专利技术的半导体装置中，理想的情况是：在所述开口的内部，直接填充有构成所述第二电极的金属，并且所述第二电极至少与所述第三半导体层直接连接。【5】在本专利技术的半导体装置中，理想的情况是：在所述半导体基体中所述第二半导体层以及所述第三半导体层的表面的至少一部分上形成有第二导电型第四半导体层，在将被相邻的所述沟槽夹住的部分上的所述第二半导体层中比所述第四半导体层更深的部分定为第一柱形，并将所述第三半导体层中比所述第四半导体层更深的部分定为第二柱形时，由所述第一柱形与所述第二柱形构成超级结结构。【6】在本专利技术的半导体装置中，理想的情况是：所述半导体装置为：所述第四半导体层形成在所述第二半导体层以本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：半导体基体，在第一导电型或第二导电型第一半导体层上层积有第一导电型第二半导体层，并且在所述第二半导体层的表面形成有规定深度的沟槽，在该沟槽内形成有由单结晶外延层构成的第二导电型第三半导体层；第一电极，位于所述第一半导体层的表面上；层间绝缘膜，位于所述第二半导体层以及所述第三半导体层的表面上，并且具有从平面上看至少形成在形成有所述第三半导体层的区域内的规定的开口；以及第二电极，位于所述层间绝缘膜上，其中，在所述开口的内部填充有金属，其特征在于：其中，所述开口从平面上看，位于避开所述第三半导体层的中央部的位置上，所述第二电极经由所述开口内部填充的所述金属至少与所述第三半导体层接触，所述第三半导体层的中央部的表面通过所述层间绝缘膜覆盖。

【技术特征摘要】
【国外来华专利技术】2016.03.31 JP PCT/JP2016/0608601.一种半导体装置，包括：半导体基体，在第一导电型或第二导电型第一半导体层上层积有第一导电型第二半导体层，并且在所述第二半导体层的表面形成有规定深度的沟槽，在该沟槽内形成有由单结晶外延层构成的第二导电型第三半导体层；第一电极，位于所述第一半导体层的表面上；层间绝缘膜，位于所述第二半导体层以及所述第三半导体层的表面上，并且具有从平面上看至少形成在形成有所述第三半导体层的区域内的规定的开口；以及第二电极，位于所述层间绝缘膜上，其中，在所述开口的内部填充有金属，其特征在于：其中，所述开口从平面上看，位于避开所述第三半导体层的中央部的位置上，所述第二电极经由所述开口内部填充的所述金属至少与所述第三半导体层接触，所述第三半导体层的中央部的表面通过所述层间绝缘膜覆盖。2.根据权利要求1所述的半导体装置，其特征在于：其中，从平面上看从所述第三半导体层的中央直至所述开口的侧壁中距离所述第三半导体层的中央最近的侧壁的长度在0.1μm以上。3.根据权利要求1或2所述的半导体装置，其特征在于：其中，进一步包括：在所述开口的内部将不同于构成第二电极的金属的金属填充后形成的金属塞，所述第二电极经由所述金属塞至少与所述第三半导体层连接。4.根据权利要求1或2所述的半导体装置，其特征在于：其中，在所述开口的内部，直接填充有构成所述第二电极的金属，所述第二电极至少与所述第三半导体层直接连接。5.根据权利要求1至4中任意一项所述的半导体装置，其特征在于：其中，在所述半导体基体中所述第二半导体层以及所述第三半导体层的表面的至少一部分上形成有第二导电型第四半导体层，在将被相邻的所述沟槽夹住的部分上的所述第二半导体层中比所述第四半导体层更深的部分定为第一柱形，并将所述第三半导体层中比所述第四半导体层更深的部分定为第二柱形时，由所述第一柱形与所述第二柱形构成超级结结构。6.根据权利要求5所述的半导体装置，其特征在于：其中，所述半导体装置为：所述第四半导体层被形成在所述第二半导体层以及所述第三半导体层的表面的全部上的，并且所述第二电极为与所述第四半导体层相连接的PIN二极管。7.根据权利要求5所述的半导体装置，其特征在于：其中，在所述半导体基体中，所述第一半导体层为第一导电型半导体层，所述第四半导体层为形成在所述第二半导体层以及所述第三半导体层的整个表面上的基极层，所述第四半导体层的表面上形成有第一导电型高浓度扩散区域，所述半导体装置为沟槽栅极型MOSFET，其进一步包括：从平面上看位于未形成有所述沟槽的区域上的，被形成为到达比所述第四半导体层更深的位置上的，并且使所述第一导电型高浓度扩散区域的一部分露出于内周面的栅极沟槽；形成在所述栅极沟槽的内周面上的栅极绝缘膜；以及经由所述栅极绝缘膜被填埋入所述栅极沟槽内部后形成的栅电极，所述第二电极与所述第四半导体层以及所述第一导电型高浓度扩散区域相连接。8.根据权利要求5所述的半导体装置，其特征在于：其中，在所述半导体基体中，所述第一半导体层为第一导电型半导体层，所述第四半导体层为形成在所述第二半导体层的表面的一部分上以及所述第三半导体层的整个表面上的基极层，所述第四半导体层的表面的一部分上形成有第一导电型高浓度扩散区域，所述半导体装置为平面栅极型MOSFET，其进一步包括：经由栅极绝缘膜形成的，至少将被所述第一导电型高浓度扩散区域与所述第二半导体层夹住的所述第四半导体层覆盖的栅电极，所述第二电极与所述第四半导体层以及所述第一导电型高浓度扩散区域相连接。9.根据权利要求5所述的半导体装置，其特征在于：其中，在所述半导体基体中，所述第一半导体层为第二导电型半导体层，所述第四半导体层为形成在所述第二半导体层以及所述第三半导体层的整个表面上的基极层，所述第四半导体层的表面上形成有第一导电型高浓度扩散区域，所述半导体装置为沟槽栅极型IGBT，其进一步包括：从平面上看位于未形...

【专利技术属性】
技术研发人员：北田瑞枝，浅田毅，山口武司，铃木教章，新井大辅，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：日本,JP