The power semiconductor device 100 of the invention includes: a semiconductor substrate 110, a second semiconductor layer 114 deposited on the upper layer 112 of the first semiconductor layer, a groove 118 on the surface of the second semiconductor layer 114, and a third semiconductor layer 116 formed by an epitaxial layer in the groove 118, a third electrode 126, an interlayer insulating 122, and a gauge. The opening 128 is fixed, and the second electrode 124 is filled with metal in the opening 128, and the opening 128 is located at the position of the central part of the third semiconductor layer 116, and the second electrode 124 is connected to the third semiconductor layer 116 via a metal, and the surface of the central part of the third semiconductor layer 116 is covered by the interlayer insulating film. . According to the semiconductor device of the invention, the device provides a semiconductor device with a third semiconductor layer 116 formed by an epitaxial layer in the groove 118, and is not easy to reduce the pressure resistance by the pierced through mode.
【技术实现步骤摘要】
【国外来华专利技术】半导体装置以及半导体装置的制造方法
本专利技术涉及半导体装置以及半导体装置的制造方法。
技术介绍
以往,具备在n型半导体层的表面形成有规定深度的沟槽的,并且在该沟槽内形成有由外延层构成的p型半导体层的半导体基体的MOSFET已被普遍认知(例如,参照专利文献1)。以往的MOSFET700如图21所示,包括:半导体基体710,在n+型第一半导体层712上层积有n-型第二半导体层714,在第二半导体层714的表面形成有沿规定方向排列的规定深度的多个沟槽718,并且在该沟槽718内形成有由外延层构成的p-型第三半导体层716(参照图22中的半导体基体710’),其中,在第二半导体层714的表面的一部分以及第三半导体层716的整个表面形成有p型基极层720,并且在基极层720的表面的一部分上形成有n型第一导电型高浓度扩散区域740(源极区域740);第一电极726(漏电极),位于第一半导体层712的表面上;层间绝缘膜722,位于第二半导体层714以及p第三半导体层716的表面上,并且从平面上看具有形成在形成有第三半导体层716的区域内的规定的开口728;第二电极724(源电极),位于层间绝缘膜722上;以及栅电极744,经由栅极绝缘膜742形成,至少覆盖被源极区域740和第二半导体层714夹住的基极层720。在以往的MOSFET700中,在将被相邻的沟槽718夹住的部分上的第二半导体层714中比基极层720更深的区域的部分定为第一柱形(column)1C,将第三半导体层716中比基极层720更深的区域的部分定为第二柱形2C时,通过第一柱形1C与第二柱形2C构成了超级 ...
【技术保护点】
1.一种半导体装置,包括:半导体基体,在第一导电型或第二导电型第一半导体层上层积有第一导电型第二半导体层,并且在所述第二半导体层的表面形成有规定深度的沟槽,在该沟槽内形成有由单结晶外延层构成的第二导电型第三半导体层;第一电极,位于所述第一半导体层的表面上;层间绝缘膜,位于所述第二半导体层以及所述第三半导体层的表面上,并且具有从平面上看至少形成在形成有所述第三半导体层的区域内的规定的开口;以及第二电极,位于所述层间绝缘膜上,其中,在所述开口的内部填充有金属,其特征在于:其中,所述开口从平面上看,位于避开所述第三半导体层的中央部的位置上,所述第二电极经由所述开口内部填充的所述金属至少与所述第三半导体层接触,所述第三半导体层的中央部的表面通过所述层间绝缘膜覆盖。
【技术特征摘要】
【国外来华专利技术】2016.03.31 JP PCT/JP2016/0608601.一种半导体装置,包括:半导体基体,在第一导电型或第二导电型第一半导体层上层积有第一导电型第二半导体层,并且在所述第二半导体层的表面形成有规定深度的沟槽,在该沟槽内形成有由单结晶外延层构成的第二导电型第三半导体层;第一电极,位于所述第一半导体层的表面上;层间绝缘膜,位于所述第二半导体层以及所述第三半导体层的表面上,并且具有从平面上看至少形成在形成有所述第三半导体层的区域内的规定的开口;以及第二电极,位于所述层间绝缘膜上,其中,在所述开口的内部填充有金属,其特征在于:其中,所述开口从平面上看,位于避开所述第三半导体层的中央部的位置上,所述第二电极经由所述开口内部填充的所述金属至少与所述第三半导体层接触,所述第三半导体层的中央部的表面通过所述层间绝缘膜覆盖。2.根据权利要求1所述的半导体装置,其特征在于:其中,从平面上看从所述第三半导体层的中央直至所述开口的侧壁中距离所述第三半导体层的中央最近的侧壁的长度在0.1μm以上。3.根据权利要求1或2所述的半导体装置,其特征在于:其中,进一步包括:在所述开口的内部将不同于构成第二电极的金属的金属填充后形成的金属塞,所述第二电极经由所述金属塞至少与所述第三半导体层连接。4.根据权利要求1或2所述的半导体装置,其特征在于:其中,在所述开口的内部,直接填充有构成所述第二电极的金属,所述第二电极至少与所述第三半导体层直接连接。5.根据权利要求1至4中任意一项所述的半导体装置,其特征在于:其中,在所述半导体基体中所述第二半导体层以及所述第三半导体层的表面的至少一部分上形成有第二导电型第四半导体层,在将被相邻的所述沟槽夹住的部分上的所述第二半导体层中比所述第四半导体层更深的部分定为第一柱形,并将所述第三半导体层中比所述第四半导体层更深的部分定为第二柱形时,由所述第一柱形与所述第二柱形构成超级结结构。6.根据权利要求5所述的半导体装置,其特征在于:其中,所述半导体装置为:所述第四半导体层被形成在所述第二半导体层以及所述第三半导体层的表面的全部上的,并且所述第二电极为与所述第四半导体层相连接的PIN二极管。7.根据权利要求5所述的半导体装置,其特征在于:其中,在所述半导体基体中,所述第一半导体层为第一导电型半导体层,所述第四半导体层为形成在所述第二半导体层以及所述第三半导体层的整个表面上的基极层,所述第四半导体层的表面上形成有第一导电型高浓度扩散区域,所述半导体装置为沟槽栅极型MOSFET,其进一步包括:从平面上看位于未形成有所述沟槽的区域上的,被形成为到达比所述第四半导体层更深的位置上的,并且使所述第一导电型高浓度扩散区域的一部分露出于内周面的栅极沟槽;形成在所述栅极沟槽的内周面上的栅极绝缘膜;以及经由所述栅极绝缘膜被填埋入所述栅极沟槽内部后形成的栅电极,所述第二电极与所述第四半导体层以及所述第一导电型高浓度扩散区域相连接。8.根据权利要求5所述的半导体装置,其特征在于:其中,在所述半导体基体中,所述第一半导体层为第一导电型半导体层,所述第四半导体层为形成在所述第二半导体层的表面的一部分上以及所述第三半导体层的整个表面上的基极层,所述第四半导体层的表面的一部分上形成有第一导电型高浓度扩散区域,所述半导体装置为平面栅极型MOSFET,其进一步包括:经由栅极绝缘膜形成的,至少将被所述第一导电型高浓度扩散区域与所述第二半导体层夹住的所述第四半导体层覆盖的栅电极,所述第二电极与所述第四半导体层以及所述第一导电型高浓度扩散区域相连接。9.根据权利要求5所述的半导体装置,其特征在于:其中,在所述半导体基体中,所述第一半导体层为第二导电型半导体层,所述第四半导体层为形成在所述第二半导体层以及所述第三半导体层的整个表面上的基极层,所述第四半导体层的表面上形成有第一导电型高浓度扩散区域,所述半导体装置为沟槽栅极型IGBT,其进一步包括:从平面上看位于未形...
【专利技术属性】
技术研发人员:北田瑞枝,浅田毅,山口武司,铃木教章,新井大辅,
申请(专利权)人:新电元工业株式会社,
类型:发明
国别省市:日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。