A method of forming a memory structure (Figure 3I 3j), including: providing a layered semiconductor substrate (304), having a contact zone (302), a layer stacking (308) of the source selection gate (306, SGS) layer on the contact area and a semiconductor layer on the SGS layer, and forming a drain selective gate on the stack stack at the bottom of the semiconductor. (312, SGD) layer; form a nitride isolation layer (314) on the SGD layer; form an oxide isolation layer (316) on the nitride isolation layer; etch the column groove in the contact area of the semiconductor substrate from the oxide isolation layer; form the center column (318, 320, 322) in the column groove from the contact area at least to the nitride isolation layer. A part of the top surface of the nitride isolation layer is exposed by etching the side walls around the column grooves to form a plug groove (328, 330); a T plug (332) is formed in the plug groove; and an electrical contact (336) is formed on the T plug so that the T plug (332) provides resistance from electrical contact (33). 6) to the blocking part of the electrical short circuit at the SGD layer (312).
【技术实现步骤摘要】
【国外来华专利技术】具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法
本专利技术涉及具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法。
技术介绍
存储器结构是向各种各样的电子装置提供数据储存(storage)的集成电路。存储器可以包括当掉电时丢失所储存的信息的易失性存储器结构(例如RAM-随机存取存储器)、和即使当掉电时也保留所储存的信息的非易失性存储器结构。这样的非易失性存储器的一个示例是闪速存储器。非易失性闪速存储器可以用在各种各样的便携式装置中,并且当将数据从一个电子装置传递至在物理传递期间没有供应电力的另一个电子装置时能够有益于使用。附图说明图1是示例性3DNAND存储器装置的横截面视图;图2是用于制作示例性3DNAND存储器装置的方法步骤的图解;图3a是示例性3DNAND存储器装置在制造期间的横截面视图;图3b是示例性3DNAND存储器装置在制造期间的横截面视图;图3c是示例性3DNAND存储器装置在制造期间的横截面视图;图3d是示例性3DNAND存储器装置在制造期间的横截面视图;图3e是示例性3DNAND存储器装置在制造期间的横截面视图;图3f是示例性3DNAND存储器装置在制造期间的横截面视图;图3g是示例性3DNAND存储器装置在制造期间的横截面视图;图3h是示例性3DNAND存储器装置在制造期间的横截面视图;图3i是示例性3DNAND存储器装置在制造期间的横截面视图;图3j是具有偏离中心BL接触的3DNAND存储器装置的横截面视图;以及图4是示例性计算系统的示意图。具体实施方式尽管为了说明的目的,下面的详细描述包含许多特性,但 ...
【技术保护点】
1.一种形成存储器结构的方法,包括:提供分层半导体衬底,所述分层半导体衬底具有接触区、接触区上的源极选择栅极(SGS)层和SGS层上的半导体层的层叠堆叠;在半导体衬底的层叠堆叠上形成漏极选择栅极(SGD)层;在SGD层上形成氮化物隔离层;在氮化物隔离层上形成氧化物隔离层;从氧化物隔离层向半导体衬底的接触区中蚀刻柱沟槽;从接触区至少到氮化物隔离层中在柱沟槽中形成中心柱;通过蚀刻氧化物隔离的在柱沟槽周围的侧壁来暴露氮化物隔离层的顶表面的一部分从而形成插头凹槽;在插头凹槽中形成T插头;以及在T插头上形成电气接触以使得该T插头提供抵抗从该电气接触到SGD层的电气短路的阻挡部。
【技术特征摘要】
【国外来华专利技术】2015.12.15 US 14/9702881.一种形成存储器结构的方法,包括:提供分层半导体衬底,所述分层半导体衬底具有接触区、接触区上的源极选择栅极(SGS)层和SGS层上的半导体层的层叠堆叠;在半导体衬底的层叠堆叠上形成漏极选择栅极(SGD)层;在SGD层上形成氮化物隔离层;在氮化物隔离层上形成氧化物隔离层;从氧化物隔离层向半导体衬底的接触区中蚀刻柱沟槽;从接触区至少到氮化物隔离层中在柱沟槽中形成中心柱;通过蚀刻氧化物隔离的在柱沟槽周围的侧壁来暴露氮化物隔离层的顶表面的一部分从而形成插头凹槽;在插头凹槽中形成T插头;以及在T插头上形成电气接触以使得该T插头提供抵抗从该电气接触到SGD层的电气短路的阻挡部。2.根据权利要求1所述的方法,其中在柱沟槽中形成中心柱从接触区内至少延伸到氮化物隔离层的顶表面。3.根据权利要求1所述的方法,其中在柱沟槽中形成中心柱从接触区内至少延伸到氧化物隔离层中。4.根据权利要求1所述的方法,其中在柱沟槽中形成中心柱从接触区内延伸到氧化物隔离层的顶表面上。5.根据权利要求4所述的方法,其中形成插头凹槽进一步包括从氧化物隔离层的顶表面蚀刻中心柱材料。6.根据权利要求1所述的方法,其中形成T插头进一步包括:在插头凹槽中且跨氧化物隔离层的顶表面形成T插头;以及移除T插头的一部分以暴露氧化物隔离层的顶表面。7.根据权利要求1所述的方法,进一步包括跨T插头和氧化物隔离层形成氧化物顶层。8.根据权利要求7所述的方法,其中形成电气接触进一步包括穿过氧化物顶层在T插头上形成电气接触。9.根据权利要求1所述的方法,其中该半导体衬底进一步包括在半导体层的层叠堆叠内沿着中心柱取向的电荷储存装置的阵列。10.根据权利要求1所述的方法,其中该中心柱是p型的并且T插头是n型的。11.根据权利要求1所述的方法,其中该中心柱和T插头包括多晶硅。12.一种存储器装置,包括:接触区;设置在接触区上的源极选择栅极(SGS)层;设置在SGS层上的半导体层的层叠堆叠;设置在半导体层的层叠堆叠上的漏极选择栅极(SGD)层;设置在SGD层上的氮化物隔离层;设置...
【专利技术属性】
技术研发人员:H朱,J赵,P纳拉雅南,G哈勒,D法齐尔,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。