当前位置: 首页 > 专利查询>英特尔公司专利>正文

具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法制造方法及图纸

技术编号:18466584 阅读:38 留言:0更新日期:2018-07-18 16:19
一种形成存储器结构的方法(图3i‑3j),包括:提供分层半导体衬底(304),其具有接触区(302)、接触区上的源极选择栅极(306、SGS)层和SGS层上的半导体层的层叠堆叠(308);在半导体衬底的层叠堆叠上形成漏极选择栅极(312、SGD)层;在SGD层上形成氮化物隔离层(314);在氮化物隔离层上形成氧化物隔离层(316);从氧化物隔离层向半导体衬底的接触区中蚀刻柱沟槽;从接触区至少到氮化物隔离层中在柱沟槽中形成中心柱(318、320、322);通过蚀刻氧化物隔离的在柱沟槽周围的侧壁来暴露氮化物隔离层的顶表面的一部分从而形成插头凹槽(328、330);在插头凹槽中形成T插头(332);以及在T插头上形成电气接触(336)以使得该T插头(332)提供抵抗从电气接触(336)到SGD层(312)的电气短路的阻挡部。

Memory device and system with reduced bit line to drain selective gate short circuit and associated method

A method of forming a memory structure (Figure 3I 3j), including: providing a layered semiconductor substrate (304), having a contact zone (302), a layer stacking (308) of the source selection gate (306, SGS) layer on the contact area and a semiconductor layer on the SGS layer, and forming a drain selective gate on the stack stack at the bottom of the semiconductor. (312, SGD) layer; form a nitride isolation layer (314) on the SGD layer; form an oxide isolation layer (316) on the nitride isolation layer; etch the column groove in the contact area of the semiconductor substrate from the oxide isolation layer; form the center column (318, 320, 322) in the column groove from the contact area at least to the nitride isolation layer. A part of the top surface of the nitride isolation layer is exposed by etching the side walls around the column grooves to form a plug groove (328, 330); a T plug (332) is formed in the plug groove; and an electrical contact (336) is formed on the T plug so that the T plug (332) provides resistance from electrical contact (33). 6) to the blocking part of the electrical short circuit at the SGD layer (312).

【技术实现步骤摘要】
【国外来华专利技术】具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法
本专利技术涉及具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法。
技术介绍
存储器结构是向各种各样的电子装置提供数据储存(storage)的集成电路。存储器可以包括当掉电时丢失所储存的信息的易失性存储器结构(例如RAM-随机存取存储器)、和即使当掉电时也保留所储存的信息的非易失性存储器结构。这样的非易失性存储器的一个示例是闪速存储器。非易失性闪速存储器可以用在各种各样的便携式装置中,并且当将数据从一个电子装置传递至在物理传递期间没有供应电力的另一个电子装置时能够有益于使用。附图说明图1是示例性3DNAND存储器装置的横截面视图;图2是用于制作示例性3DNAND存储器装置的方法步骤的图解;图3a是示例性3DNAND存储器装置在制造期间的横截面视图;图3b是示例性3DNAND存储器装置在制造期间的横截面视图;图3c是示例性3DNAND存储器装置在制造期间的横截面视图;图3d是示例性3DNAND存储器装置在制造期间的横截面视图;图3e是示例性3DNAND存储器装置在制造期间的横截面视图;图3f是示例性3DNAND存储器装置在制造期间的横截面视图;图3g是示例性3DNAND存储器装置在制造期间的横截面视图;图3h是示例性3DNAND存储器装置在制造期间的横截面视图;图3i是示例性3DNAND存储器装置在制造期间的横截面视图;图3j是具有偏离中心BL接触的3DNAND存储器装置的横截面视图;以及图4是示例性计算系统的示意图。具体实施方式尽管为了说明的目的,下面的详细描述包含许多特性,但是本领域普通技术人员将认识到可以做出对下面的细节的许多变化和更改,并且将所述许多变化和更改视为包括在本文中。因此,在没有所阐述的任何权利要求的一般性的任何损失的情况下,并且在不对所阐述的任何权利要求施加限制的情况下,阐述了以下实施例。还要理解,本文中使用的术语仅用于描述特定实施例的目的,并且不意图是限制性的。除非另外限定,否则本文中使用的所有技术和科学术语具有与本公开内容所属于的领域的普通技术人员通常理解的相同的含义。在该申请中,“包括”、“包括有”、“含有”和“具有”等等能够具有在美国专利法中赋予它们的含义并且能够意指“包含”、“包含有”等等,并且通常被解释为是开放式术语。术语“由……组成”或“由……构成”是封闭术语,并且仅包括结合这样的术语明确列出的部件、结构、步骤等等,以及根据美国专利法的那些。“基本上由……组成”或“基本上由……构成”具有通常由美国专利法赋予它们的含义。特别地,这样的术语通常是封闭术语,除了允许包括不实质上影响结合其使用的(一个或多个)物品(item)的基本和新颖特性或功能的附加物品、材料、部件、步骤或元件之外。例如,存在于合成物中但不影响合成物性质或特性的微量元素,如果根据语言“实质上由……组成”存在,则即使没有明确记载在这样的术语之后的物品的列表中,也将是容许的。当在该说明书中使用开放式术语(比如在该说明书中的使用“包括”或“包含”)时,要理解也应该直接支持语言“实质上由……组成”以及语言“由……组成”,好像明确说明这两个语言那样,并且反之亦然。在本描述和权利要求中的术语“第一”、“第二”、“第三”、“第四”等等(如果有的话)被用来区分相似元件,并且不一定用于描述特定顺序或按时间顺序的次序。要理解这样使用的术语在适当情况下是可互换的以使得本文中描述的实施例例如能够按不同于所图示或以其他方式在本文中描述的那些的顺序来操作。类似地,如果一种方法在本文中被描述为包括一系列步骤,则如在本文中呈现的这样的步骤的次序不一定是这样的步骤可被执行所用的仅有的次序,并且所陈述的步骤中的某些有可能可以被省略,和/或在本文中没有被描述的某些其他步骤有可能可以被添加至该方法。在本描述和权利要求中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“在……之上”、“在……之下”等(如果有的话)被用于描述性目的并且不一定用于描述永久相对位置。要理解这样使用的术语在适当情况下是可互换的以使得本文中描述的实施例例如能够以不同于所图示的或以其他方式在本文中描述的那些的取向来操作。如在本文中使用的,当结合装置或工艺的描述使用时,“增强的”、“改进的”、“性能增强的”、“升级的”等等指的是如下装置或工艺的特性:所述装置或工艺与先前已知的装置或工艺相比提供到可测定的程度地更好的形式或功能。这既适用于装置或工艺中各个部件的形式和功能,又适用于这样的装置或工艺作为整体的形式和功能。如在本文中使用的,“耦合的”指的是一个物品与另一个物品之间的连接或附接的关系,并且包括直接或间接连接或附接的关系。任何数目的物品,诸如材料、部件、结构、层、装置、物体等等,都可以被耦合。耦合可以包括物理耦合、电气耦合、热耦合、功能耦合等等。如在本文中使用的,“直接耦合”指的是一个物品和另一个物品之间的物理连接或附接的关系,在这里所述物品具有至少一个直接物理接触或以其他方式互相触摸的点。例如,当将一个材料层沉积在另一个材料层上或者使一个材料层抵靠着另一个材料层沉积时,所述层可以被称为直接耦合。本文中被描述为彼此“邻近”的物体或结构可以彼此物理接触、彼此紧密接近、或处于与彼此相同的一般区或区域中,针对在其中使用该短语的上下文酌情而定。如在本文中使用的,术语“大体上”指的是动作、特性、属性、状态、结构、物品或结果的完全或几乎完全的范围或程度。例如,“大体上”封闭的物体将意指对象是完全封闭的或几乎完全封闭的。在某些情况下,偏离绝对完全性的确切的可允许程度可能取决于具体的上下文。然而,一般而言,对完全的接近度将是以使得具有与获得绝对且全部的完全相同的总体结果。当用在否定的内涵中时,“大体上”的使用同样适用以指的是完全或几乎完全没有行动、特性、属性、状态、结构、物品或结果。例如,“大体上无”颗粒的合成物将完全没有颗粒或者如此几乎完全没有颗粒以致效果将与它完全没有颗粒相同。换言之,“大体上无”成分或元素的合成物实际上仍可以包含这样的物品,只要不存在其可测量的影响。如在本文中使用的,术语“大约”被用来通过规定给定值可以“略高于”或“略低于”端点来提供数值范围端点的灵活性。然而,要理解,即使当在本说明书中结合具体数字值来使用术语“大约”时,也提供对除“大约”术语之外记载的确切数字值的支持。如在本文中使用的,为了方便起见,可能在共同列表中呈现多个物品、结构元素、组成元素和/或材料。然而,应该好像列表的每个成员都各自被标识为单独且唯一的成员那样来解释这些列表。因此,在没有相反指示的情况下,这样列表中的各个成员都不应该仅仅基于它们在共同群组中的呈现而被解释为事实上等同于同一列表的任何其他成员。在本文中可以以范围格式表述或呈现浓度、量和其他数字数据。要理解,仅仅为了方便和简洁起见而使用这样的范围格式,并且因此这样的范围格式应该被灵活地解释为不仅包括明确记载为范围的限制的数字值,而且包括包含在该范围内的所有各个数字值或子范围,好像每个数字值和子范围被明确记载一样。作为说明,“大约1至大约5”的数字范围应该被解释为不仅包括大约1至大约5的明确记载的值,而且包括在所指示的范围内的各个值和子范围。因此,包括本文档来自技高网...

【技术保护点】
1.一种形成存储器结构的方法,包括:提供分层半导体衬底,所述分层半导体衬底具有接触区、接触区上的源极选择栅极(SGS)层和SGS层上的半导体层的层叠堆叠;在半导体衬底的层叠堆叠上形成漏极选择栅极(SGD)层;在SGD层上形成氮化物隔离层;在氮化物隔离层上形成氧化物隔离层;从氧化物隔离层向半导体衬底的接触区中蚀刻柱沟槽;从接触区至少到氮化物隔离层中在柱沟槽中形成中心柱;通过蚀刻氧化物隔离的在柱沟槽周围的侧壁来暴露氮化物隔离层的顶表面的一部分从而形成插头凹槽;在插头凹槽中形成T插头;以及在T插头上形成电气接触以使得该T插头提供抵抗从该电气接触到SGD层的电气短路的阻挡部。

【技术特征摘要】
【国外来华专利技术】2015.12.15 US 14/9702881.一种形成存储器结构的方法,包括:提供分层半导体衬底,所述分层半导体衬底具有接触区、接触区上的源极选择栅极(SGS)层和SGS层上的半导体层的层叠堆叠;在半导体衬底的层叠堆叠上形成漏极选择栅极(SGD)层;在SGD层上形成氮化物隔离层;在氮化物隔离层上形成氧化物隔离层;从氧化物隔离层向半导体衬底的接触区中蚀刻柱沟槽;从接触区至少到氮化物隔离层中在柱沟槽中形成中心柱;通过蚀刻氧化物隔离的在柱沟槽周围的侧壁来暴露氮化物隔离层的顶表面的一部分从而形成插头凹槽;在插头凹槽中形成T插头;以及在T插头上形成电气接触以使得该T插头提供抵抗从该电气接触到SGD层的电气短路的阻挡部。2.根据权利要求1所述的方法,其中在柱沟槽中形成中心柱从接触区内至少延伸到氮化物隔离层的顶表面。3.根据权利要求1所述的方法,其中在柱沟槽中形成中心柱从接触区内至少延伸到氧化物隔离层中。4.根据权利要求1所述的方法,其中在柱沟槽中形成中心柱从接触区内延伸到氧化物隔离层的顶表面上。5.根据权利要求4所述的方法,其中形成插头凹槽进一步包括从氧化物隔离层的顶表面蚀刻中心柱材料。6.根据权利要求1所述的方法,其中形成T插头进一步包括:在插头凹槽中且跨氧化物隔离层的顶表面形成T插头;以及移除T插头的一部分以暴露氧化物隔离层的顶表面。7.根据权利要求1所述的方法,进一步包括跨T插头和氧化物隔离层形成氧化物顶层。8.根据权利要求7所述的方法,其中形成电气接触进一步包括穿过氧化物顶层在T插头上形成电气接触。9.根据权利要求1所述的方法,其中该半导体衬底进一步包括在半导体层的层叠堆叠内沿着中心柱取向的电荷储存装置的阵列。10.根据权利要求1所述的方法,其中该中心柱是p型的并且T插头是n型的。11.根据权利要求1所述的方法,其中该中心柱和T插头包括多晶硅。12.一种存储器装置,包括:接触区;设置在接触区上的源极选择栅极(SGS)层;设置在SGS层上的半导体层的层叠堆叠;设置在半导体层的层叠堆叠上的漏极选择栅极(SGD)层;设置在SGD层上的氮化物隔离层;设置...

【专利技术属性】
技术研发人员:H朱J赵P纳拉雅南G哈勒D法齐尔
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利