Technology and mechanism for interconnecting stacked integrated circuit (IC) cores. In the embodiment, the first end of the line is coupled to the stacked first IC core, wherein the second end of the line is further anchored to the stack independent of the first end of the coupling. The packaging material is then disposed around the stacked IC core and the first part of the wire, and the first part of the line comprises a first end. Line to stacked two point anchors help provide mechanical support to resist movement, which may shift and / or deform the package when the packaging material is deposited. In another embodiment, the first part of the line is separated from the rest of the line, and the redistribution layer is coupled to the first part to realize the interconnect between the stacked first IC tube core and the other IC tube core.
【技术实现步骤摘要】
【国外来华专利技术】用来使封装集成电路管芯互连的方法、设备和系统
本文描述的实施例一般涉及堆叠管芯封装,并且更特别地但不排他地涉及用于使封装的堆叠管芯互连的处理。
技术介绍
因为通常存在对芯片/封装面积和高度(连同他物理和电气参数)的严格限制,移动产品(例如,移动电话、智能电话、平板计算机等)在可用空间方面很受限制。因此,非常重要的是使系统板(例如,印刷电路板PCB)上的电子组件(例如,封装芯片或分立装置、集成无源装置(IPD)、表面安装装置(SMD)等)的大小减少。常规的堆叠电子组件通常需要相对大的z高度,从而使得它们更难以安装在移动产品的外壳内部,尤其在若干芯片、IPD或SMD需要一个在另一个上地组装和/或堆叠时。另外,如同大部分电子组件一样,通常存在提高电气性能的目标。存在对于高管芯计数堆叠管芯封装的两个现有的封装方法。一个方法形成基于线接合的封装,其中衬底和包胶模具向封装添加额外z高度。另外,因为封装中使用的线的数量和长度,基于线接合的封装通常在它们的性能方面也受限。对于高管芯计数堆叠封装的另一个现有封装方法使用硅通孔(TSV)技术。使用TSV的高管芯计数堆叠管芯封装通常具有相对高的速度。然而,z高度减少对于TSV来说仍然是困难的。另外,使用TSV技术形成的通孔通常用完硅上的宝贵空间。通常还存在与使用TSV技术关联的相对高的制造成本,从而使得使用TSV技术生产高管芯计数堆叠管芯封装更加昂贵。常规的16管芯BGA堆叠管芯封装的典型z高度是1.35mm,其中每个管芯变薄为35um。附图说明本专利技术的各种实施例通过示例而非限制的方式在附图的图中图示并且其中:图1是图示根据 ...
【技术保护点】
1.一种方法,包括:形成堆叠,所述堆叠包括多个集成电路(IC)管芯,其包含第一IC管芯和第二IC管芯;使第一线的第一端耦合于所述第一IC管芯;将所述第一线的第二端锚定到所述堆叠,其中所述第一线包括所述第二端和第一部分,所述第一部分包含所述第一端;在所述第一端耦合于所述第一IC管芯并且所述第二端锚定到所述堆叠的同时,围绕所述多个IC管芯和所述第一部分设置封装材料;在围绕所述多个IC管芯设置所述封装材料之后使所述第二端与所述第一部分分离,包含在所述封装材料的第一表面处使所述第一部分的另一端暴露;以及使所述第一IC管芯耦合于所述第二IC管芯,包含在所述第一表面上形成再分布层,其中所述再分布层耦合于所述第二IC管芯并且耦合于所述第一部分的另一端。
【技术特征摘要】
【国外来华专利技术】1.一种方法,包括:形成堆叠,所述堆叠包括多个集成电路(IC)管芯,其包含第一IC管芯和第二IC管芯;使第一线的第一端耦合于所述第一IC管芯;将所述第一线的第二端锚定到所述堆叠,其中所述第一线包括所述第二端和第一部分,所述第一部分包含所述第一端;在所述第一端耦合于所述第一IC管芯并且所述第二端锚定到所述堆叠的同时,围绕所述多个IC管芯和所述第一部分设置封装材料;在围绕所述多个IC管芯设置所述封装材料之后使所述第二端与所述第一部分分离,包含在所述封装材料的第一表面处使所述第一部分的另一端暴露;以及使所述第一IC管芯耦合于所述第二IC管芯,包含在所述第一表面上形成再分布层,其中所述再分布层耦合于所述第二IC管芯并且耦合于所述第一部分的另一端。2.如权利要求1所述的方法,其中所述堆叠进一步包括虚拟层,并且其中使所述第二端锚定包含使所述第二端耦合于所述虚拟堆叠。3.如权利要求2所述的方法,其中所述虚拟层包括铝。4.如权利要求1所述的方法,其中使所述第二端锚定包含使所述第二端耦合于所述多个IC管芯中的一个。5.如权利要求1所述的方法,其中在分离之后,所述第一部分沿直线从所述第一IC管芯延伸到所述再分布层。6.如权利要求5所述的方法,其中在分离之后,所述第一部分在与所述第一IC管芯的表面垂直的方向上从所述第一IC管芯的所述表面延伸通过所述封装材料。7.如权利要求1所述的方法,其中使所述第二端与所述第一部分分离包含使所述封装材料变薄。8.如权利要求1所述的方法,其中在围绕所述多个IC管芯和所述第一部分设置所述封装材料之后,所述第一线至少部分在所述封装材料外延伸。9.如权利要求1所述的方法,其中形成所述堆叠包含布置交错配置的所述多个IC管芯。10.如权利要求1所述的方法,其中使所述第一端耦合于所述第一IC管芯包含使多个线各自耦合于在所述第一IC管芯的表面上设置的接触垫中的相应一个,其中所述接触垫沿所述第一IC管芯的边缘成行布置。11.如权利要求1所述的方法,其中使所述第二端与所述第一部分分离包含使所述封装材料变薄以使在平面中延伸的所述封装材料的表面暴露,其中除所述封装材料以外的第一材料设置在所述第二IC管芯与所述平面之间,其中所述第一材料的表面在所述平面中延伸并且其中所述封装材料在所述平面中设置在所述第一部分与所述第一材料之间。12.如权利要求11所述的方法,其中所述第一材料包含残余粘合剂或残余虚拟材料。13.如权利要求1所述的方法,其中所述第一线是刚性或半刚性的,并且其中在所述第一端耦合于所述第一IC管芯之前,所述第一线以拱形形成。14.一种装置,包括:堆叠,所述堆叠包含多个集成电路(IC)管芯,其包...
【专利技术属性】
技术研发人员:佘勇,JG迈尔斯,Z丁,R帕滕,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。