Off chip distributed drain bias increases the output power and efficiency of the high power distributed amplifier MMIC. An off chip offset circuit has a common input terminal for receiving a DC bias current and a plurality of parallel connection biasing chokes, in which the DC bias current is divided between the plurality of parallel connected biasing chokes. The choke is connected to the same multiple drain terminals at different FET amplifier stages to provide DC bias current at different locations along the output transmission line. The outside chip distributed drain offset increases the level of the DC bias current available for the amplifier and adds the inductor to the selected FET amplifier stage (usually earlier stage) to modify the load impedance at the drain terminal to better match the amplifier stage to improve the power and efficiency.
【技术实现步骤摘要】
【国外来华专利技术】高功率分布式放大器单片微波集成电路MMIC芯片的芯片外分布式漏极偏置
本专利技术涉及分布式放大器单片微波集成电路(MMIC)的偏置,并且更具体地涉及用于高功率分布式放大器MMIC的分布式漏极偏置的芯片外DC偏置电路。
技术介绍
单片微波集成电路,或MMIC,是一种在微波频率(300MHz至300GHz)操作的集成电路(IC)器件。这些器件通常执行诸如微波混合、功率放大、低噪声放大和高频切换的功能。MMIC器件上的输入端和输出端常常与50欧姆的特征阻抗相匹配。这使得它们更易于使用,因为MMIC的级联就不需要外部匹配网络。此外,大多数微波测试装备被设计为在50欧姆的环境中操作。MMIC尺寸小(从大约1mm2到20mm2)并且可以批量生产,这已经允许了高频设备(诸如蜂窝电话)的普及。MMIC最初使用砷化镓(GaAs)(一种III-V族化合物半导体)制造。它与作为用于IC实现的传统材料的硅(Si)相比具有两个基本优势:器件(晶体管)速度和半绝缘基板。这两个因素都有助于高频电路功能的设计。但是,随着晶体管特征尺寸的减小,基于Si的技术的速度已经逐渐提高,并且现在MMIC也可以用Si技术制造。诸如磷化铟(InP)、硅锗(SiGe)和氮化镓(GaN)的其它技术也是MMIC的选择。最初,MMIC使用金属半导体场效应晶体管(MESFET)作为有源器件。最近,高电子迁移率晶体管(HEMT)、假晶HEMT(PseudomorphicHEMT)和异质结双极型晶体管已经变得普遍。DC偏置电路系统通常占总芯片面积的大约15%至20%。DC偏置电路系统既可以用作到晶体管的DC电源路径又 ...
【技术保护点】
1.一种分布式放大器,包括:分布式放大器单片微波集成电路(MMIC)芯片,所述芯片包括:被配置为接收沿输入传输线向下传播的RF信号的RF输入端,多个并联连接的FET放大器级,以及连接FET放大器级的漏极端子的输出传输线,所述FET放大器级在最后一个FET放大器级的RF输出端处产生在带宽上的放大的RF信号;芯片外偏置电路,包括用于接收来自DC电源的DC偏置电流的公共输入端以及多个并联连接的偏置扼流器,在所述多个并联连接的偏置扼流器之间所述DC偏置电流被划分,每个偏置扼流器包括连接到接地的电容器C的串联电感器L,所述串联电感器L具有足够的阻抗以在整个带宽上阻隔RF能量到达所述公共输入端;以及多个连接,将所述多个串联电感器L并联地电连接和物理连接到在不同的FET放大器级处的相同多个的漏极端子,以在沿着所述输出传输线的不同位置处供给DC偏置电流。
【技术特征摘要】
【国外来华专利技术】2015.12.21 US 14/976,4271.一种分布式放大器,包括:分布式放大器单片微波集成电路(MMIC)芯片,所述芯片包括:被配置为接收沿输入传输线向下传播的RF信号的RF输入端,多个并联连接的FET放大器级,以及连接FET放大器级的漏极端子的输出传输线,所述FET放大器级在最后一个FET放大器级的RF输出端处产生在带宽上的放大的RF信号;芯片外偏置电路,包括用于接收来自DC电源的DC偏置电流的公共输入端以及多个并联连接的偏置扼流器,在所述多个并联连接的偏置扼流器之间所述DC偏置电流被划分,每个偏置扼流器包括连接到接地的电容器C的串联电感器L,所述串联电感器L具有足够的阻抗以在整个带宽上阻隔RF能量到达所述公共输入端;以及多个连接,将所述多个串联电感器L并联地电连接和物理连接到在不同的FET放大器级处的相同多个的漏极端子,以在沿着所述输出传输线的不同位置处供给DC偏置电流。2.如权利要求1所述的分布式放大器,其中所述带宽是中心RF频率的至少120%。3.如权利要求1所述的分布式放大器,其中所述输入传输线具有大约50欧姆的特征阻抗Z0。4.如权利要求1所述的分布式放大器,其中单个偏置扼流器能够供给最大DC偏置电流,该最大DC偏置电流受到形成串联电感器L的导线的直径的限制,其中所述多个并联连接的偏置扼流器提供大于单个偏置扼流器的所述最大DC偏置电流的DC偏置电流能力。5.如权利要求1所述的分布式放大器,其中每个所述偏置扼流器供给大致相同量的DC偏置电流。6.如权利要求1所述的分布式放大器,其中每个所述串联电感器L具有至少3nH的电感。7.如权利要求1所述的分布式放大器,其中每个所述串联电感器L是线绕电感器。8.如权利要求1所述的分布式放大器,其中每个所述FET放大器级在其漏极端子处看到负载阻抗,其中每个串联电感器L的电感值被配置为将与其连接的FET放大器级的负载阻抗修改为接近目标电感。9.如权利要求1所述的分布式放大器,其中FET放大器级中的至少一个FET放大器级在其漏极端子处看到在没有芯片外偏置电路的情况下在至少所述带宽的下端上是电容性的负载阻抗,其中所述芯片外偏置电路包括连接到该FET放大器级的漏极端子的一个所述偏置扼流器,所述偏置扼流器的串联电感器L提供足够的电感以修改该FET放大器级的负载阻抗,使得所述负载阻抗在整个带宽上是电感性的。10.如权利要求1所述的分布式放大器,其中多个FET放大器级各自在其漏极端子处看到在没有芯片外偏置电路的情况下在至少所述带宽的下端上是电容性的负载阻抗,其中所述芯片外偏置电路包括连接到那些FET放大器级的漏极端子的多个所述偏置扼流器,所述偏置扼流器的串联电感器L提供足够的电感以修改FET放大器级的负载阻抗,使得所述负载阻抗在整个带宽上是电感性的。11.如权利要求10所述的分布式放大器,其中所有的FET放大器级都看到在整个带宽上是电感性的负载阻抗。12.如权利要求10所述的分布式放大器,其中串联电感器L中的至少两个串联电感器L具有不同的电感值。13.如权利要求1所述的分布式放大器,其中,与扼流器串联电感器L相比,所述连接提供可忽略的电感,在没有芯片外串联电感器L的情况下该电感不足...
【专利技术属性】
技术研发人员:D·R·福莱特彻尔,D·D·荷思通,
申请(专利权)人:雷斯昂公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。