封装可编程去耦电容器阵列制造技术

在电路设计完成之后，半导体芯片允许选定的片上去耦电容量连接到超大规模集成电路(VLSI)系统。半导体芯片包括设置在封装衬底上的集成电路以及通过封装衬底经由可编程连接阵列电连接到集成电路的配电网络。

Package programmable decoupling capacitor array

After the completion of the circuit design, the semiconductor chip allows the selected chip to connect the capacity to the very large scale integrated circuit (VLSI) system. A semiconductor chip consists of an integrated circuit set on an encapsulated substrate and a distribution network that is electrically connected to an integrated circuit via a programmable connection array via a package substrate.

【技术实现步骤摘要】
【国外来华专利技术】封装可编程去耦电容器阵列
本专利技术总体而言涉及电气设计，并且具体而言，涉及集成电路中的封装可编程去耦电容器的使用，以允许在最终设计中使用的去耦电容量具有一定程度的灵活性。
技术介绍
去耦电容器(DCAP)是用于超大规模集成电路(VLSI)设计的配电网络(PDN)的重要组件。这些去耦电容器通过电容器来分流由有源电路元件引起的电源噪声，从而抑制由即将激活的电路的其他元件观测到的电源噪声。DCAP设计的几个主要考虑因素包括高区域效率、稳定的电气性能和适当的目标操作频率。在典型的VLSI系统中，集成电路(IC)芯片通过其PDN连接到调压器，并且通过放置在整个系统中的去耦电容器来抑制电源噪声。这些去耦电容器可以包括集成在芯片本身上并置于有源电路元件附近的片上DCAP、安装在VLSI封装体上的封装级DCAP和/或安装在其上安装有VLSI的电路板上的板级DCAP。上述说明仅旨在提供当前技术的背景概述，而不求详尽无遗。
技术实现思路
在一个或更多个实施例中，提供了一种半导体芯片，该半导体芯片包括：集成电路，其设置在封装衬底上；以及配电网络，其通过封装衬底经由可编程连接阵列电连接到集成电路。此外，提供一种抑制半导体芯片中的电源噪声的方法，该方法包括：将可编程连接阵列物理地放置在嵌入半导体芯片中的集成电路附近，其中半导体芯片由封装衬底支撑；以及通过封装衬底经由可编程连接阵列向集成电路供电。另外，提供一种抑制半导体芯片的集成电路中的谐振峰的方法，该方法包括将半导体芯片支撑在封装衬底上；以及通过封装衬底经由可编程连接阵列向集成电路供电，其中可编程连接阵列被物理地放置在集成电路附近。附图说明图1是包括芯片和用于抑制电源噪声的多个DCAP的示例性VLSI组件的示图。图2是示出芯片、封装体和封装DCAP之间的示例性连接的示图。图3是示出根据本公开的连接到VLSI的电源域的封装可编程去耦电容器的单个阵列的示例性非限制半导体组件的示图。图4是示出根据本公开的连接到VLSI的电源域的所有封装可编程去耦电容器阵列的示例性非限制半导体组件的示图。图5是根据本公开的用于将选定的片上去耦电容量连接到集成电路系统的示例性非限制实施例的流程图。图6是根据本公开的用于抑制集成电路中的谐振峰的示例性非限制实施例的流程图。具体实施方式DCAP通常用于VLSI系统的配电网络(PDN)中以抑制由有源电路元件引起的电源噪声或波纹，从而使电路中的其他元件免受可能损坏元件或妨碍元件功能的电源电压波动的影响。稳定的DCAP设计具有高区域效率、稳定的电气性能和适当的目标操作频率等特点。在典型的VLSI系统中，包含集成电路的芯片通过其配电网络连接到电压调节器，并且通过放置在整个系统中的DCAP来抑制噪声。图1是包括芯片106和用于抑制电源噪声的多个DCAP的示例性VLSI组件的示图。作为芯片106本身的集成组件的片上DCAP108可以放置在有源电路元件附近以抑制高频电源噪声。此外，封装DCAP104可以放置在封装体102上(该封装体102为其中安装有芯片且也包含将芯片的导电焊盘与电路板电对接的电触点的外壳)，以抑制中频电源噪声。DCAP也可以放置在电路板层面(未显示)处以抑制低频电源噪声。图2是示出芯片202、封装体206和封装DCAP210之间的示例性连接的示图。芯片202是包含VLSI系统或其他类型的集成电路的电子组件的半导体器件。芯片202被安装到封装体206上，该封装体206包含导电迹线208和触点，以将芯片202的端子连接到封装体的其它电子组件以及连接到其上安装有VLSI组件的电路板上的合适迹线。芯片202可以经由导电源凸块204与迹线208电对接。迹线208中的一些迹线被配置为将芯片202对接到安装在封装体206上的其他地方的至少一个封装DCAP210。如上所述，这些封装DCAP可以用来抑制中频电源噪声。这种配电网络设计可能在中高频范围内引起功率抑制问题。例如，由于DCAP的放置引起的大的寄生，由芯片202的有源电路元件产生的一些高频电源噪声可能不会被封装DCAP210抑制。片上DCAP(诸如图1中的DCAP108)可以在一定程度上抑制这种高频噪声，但由于这种片上DCAP的必定小的尺寸而作用有限，因为这种片上DCAP的尺寸必须适合有限的芯片占用空间而不会干扰芯片上包含的主要VLSI系统。封装DCAP和片上DCAP的这种限制会在某个频率处产生阻抗峰(称为谐振峰)，使得电源噪声控制差。由于片上DCAP通常位于主VLSI系统附近的芯片上，因此试图通过增加片上DCAP在芯片上的尺寸来提高片上DCAP的有效性会造成对VLSI设计质量的不利影响。因此，增加片上DCAP的尺寸会干扰VLSI系统设计。解决该问题的一种可能方式是将片上DCAP放置在芯片的低优先级位置，以允许按照给定VLSI设计的需要增加DCAP的尺寸。然而，这种低优先级的DCAP(LPD)可能与主系统的集成度差，并且如果通过创建比正在访问的原始峰更差的其他谐振峰来任意增大尺寸，则可能对整个配电网络产生负面影响。因此，这种集成度差的片上DCAP的尺寸必须在PDN寄生的环境下得到很好的控制。然而，在整个VLSI系统设计完成之前，通常不能详细地了解PDN。在系统设计完成之前，系统PDN的不确定性会阻止对在不引入谐振峰的情况下抑制电源噪声所需的LPD尺寸的精确估计。这妨碍了设计者控制与完成了的系统的PDN的要求相应的LPD的尺寸的能力，因为片上LPD通常以形成芯片的其余部分的相同工艺的一部分来制造。为了顾及连接到系统电源域的去耦电容量的更大程度上的设计灵活性，本文中所描述的一个或更多个实施例提供了具有至少一个封装可编程去耦电容器阵列的半导体芯片。半导体芯片被配置为允许在系统设计完成之后将选定的片上去耦电容量连接到系统PDN。这是通过在硅设计过程期间在芯片上形成片上DCAP阵列而最初不将DCAP连接到硅设计的其余部分来实现的。VLSI设计和测试完成后，可以通过封装设计(例如，基于封装设计阶段的焊接掩模改变或通过其他连接方式)将选定的片上去耦电容量连接到VLSI的合适电源域，以允许设计人员根据最终设计的要求而选择连接多少电容。由于连接到系统PDN的DCAP的数量可以通过封装设计来配置，因此这些片上DCAP阵列在这里被称为封装可编程去耦电容器(PPDC)阵列或可编程连接阵列。当PDN可以被准确表征时，这种技术解决了系统PDN的不确定性与低优先级片上DCAP的尺寸的关系，以允许设计者将适当的片上去耦电容量的选择推迟到VLSI系统设计完成后。图3是根据本文中所述的一个或更多个实施例的示例性非限制半导体组件300的示图。在该示例中，半导体组件300包括其中嵌入了集成电路系统(例如，VLSI系统)的半导体芯片302以及用于执行与集成电路操作相关的处理功能的处理器304。半导体芯片302和处理器304由封装衬底308支撑。封装衬底308可以包括适用于集成电路封装的任何材料或材料的组合，包括但不限于陶瓷、塑料、金属、铅等。根据本公开的一个或更多个实施例，芯片还包括可编程连接阵列310。可编程连接阵列310可以包括位于裸片上的一个或更多个DCAP阵列。在一个或更多个实施例中，构成可编程连接阵列310的DCAP可以包括位于裸片上的本文档来自技高网...

【技术保护点】
1.一种半导体芯片，包括：集成电路，其设置在封装衬底上；以及配电网络，其通过封装衬底经由可编程连接阵列电连接到集成电路。

【技术特征摘要】
【国外来华专利技术】2015.08.28 US 14/838,7781.一种半导体芯片，包括：集成电路，其设置在封装衬底上；以及配电网络，其通过封装衬底经由可编程连接阵列电连接到集成电路。2.根据权利要求1所述的半导体芯片，其中，可编程连接阵列包括可编程去耦电容器阵列。3.根据权利要求2所述的半导体芯片，其中，可编程去耦电容器阵列和配电网络集成在芯片中。4.根据权利要求2所述的半导体芯片，其中，可编程去耦电容器阵列包括多个可编程去耦电容器的离散块。5.根据权利要求4所述的半导体芯片，其中，通过将可编程去耦电容器的离散块选择性地连接到配电网络和集成电路，能够获得期望的电容。6.根据权利要求5所述的半导体芯片，其中，可编程去耦电容器阵列被配置为用作带阻滤波器或陷波滤波器。7.根据权利要求6所述的半导体芯片，其中，带阻滤波器的电容被配置为抑制半导体芯片的谐振频率。8.根据权利要求6所述的半导体芯片，其中，带阻滤波器的频率通过布置在多个离散块上的电连接凸块而能够控制，所述电连接凸块被配置用于将所述多个离散块连接到配电网络。9.根据权利要求1所述的半导体芯片，其中，...

【专利技术属性】
技术研发人员：瑞驰·泰克，阿尔弗雷德·杨，爱普·兰伯特，杰瑞米·普伦凯特，
申请(专利权)人：安培计算有限责任公司，
类型：发明
国别省市：美国,US