垂直嵌入的无源组件制造技术

实施例一般针对垂直嵌入的无源组件。装置的实施例包括半导体管芯;以及与半导体管芯耦合的封装。该封装包括与半导体管芯连接的一个或多个无源组件，该一个或多个无源组件垂直嵌入封装衬底中，无源组件中的每个包括第一端子和第二端子。第一无源组件嵌入在封装中钻孔的通孔中，第一无源组件的第一端子借助通过封装上的上堆积层的过孔连接到半导体管芯。

Vertically embedded passive components

Embodiments are generally directed against vertically embedded passive components. Embodiments of the device include a semiconductor die and a package coupled to a semiconductor die. The package includes one or more passive components connected to a semiconductor tube core, which is vertically embedded in the encapsulated substrate, and each of the passive components includes a first terminal and a second terminal. The first passive component is embedded in a hole in the hole in the package, and the first terminal of the first passive component is connected to the semiconductor core by means of an over hole through the upper stacking layer on the package.

【技术实现步骤摘要】
【国外来华专利技术】垂直嵌入的无源组件
本文描述的实施例一般涉及电子装置的领域，并且更具体地涉及垂直嵌入的无源组件。
技术介绍
在电子封装中，存在有在小型区域中对无源组件（例如电容器和电感器）的需要。尤其，封装可以包括细间距（finepitch）BGA（球栅阵列）封装。在此类封装中，对于封装的任一侧上的组件常常没有充足的空间。此外，所述组件受包括封装上的焊盘（land）或凸块（bump）的因素以及受寄生电感或电阻因素的限制。存在用于嵌入组件的某些常规方法，但是常规的嵌入方法添加了许多需要的工艺，因此增加了封装的成本。当前，大多数组件都使用工艺（其中激光或机械布线器（router）将矩形空腔布线到封装的堆积层或芯中）嵌入到封装中。然后使用射片机（chip-shooter）或贴装（pickandplace）机器将组件放置在空腔中。通过粘合剂载体将组件保持在空腔中适当位置，直到其用环氧树脂永久地固定在适当位置。到此类组件的连接使用过孔建立，在这之后继续进一步加工。这种类型的工艺是昂贵的，并且在封装内占用大量区域。用于组件嵌入的最低成本选项导致关于能将多少嵌入的组件放置在单个空腔中的严格规则和大组件放置公差，同时更精确组件放置要求更高成本工艺，其常常消除组件周围的封装布线层的使用。附图说明在附图的图形中通过示例方式而不通过限制方式来示出此处描述的实施例，其中相同的参考数字指类似的元件。图1是根据实施例的包括垂直嵌入的无源组件的装置的图示;图2是根据实施例的包括安装在非电镀通孔中的垂直嵌入的无源组件的装置的图示;图3是根据实施例的包括安装在电镀通孔中的垂直嵌入的无源组件的装置的图示;图4是根据实施例的安装在非电镀通孔中的垂直嵌入的无源组件的图示;图5是根据实施例的垂直嵌入的无源组件的图示;图6是根据实施例的备选垂直嵌入的无源组件的图示;图7是示出根据实施例的用于制造垂直嵌入的无源组件的工艺的流程图;以及图8是根据实施例的包括具有垂直嵌入的无源组件的封装的设备或系统的实施例的图示。具体实施方式本文描述的实施例一般针对垂直嵌入的无源组件。为了本描述的目的，以下定义适用：“无源装置”或“无源组件”指不要求用于操作的能量源的电子组件。无源装置包括但不限于电容器、电感器、电阻器和二极管。“片上系统”或“SoC”指包括系统的所有组件（包括例如计算机的所有组件）的芯片或集成电路（IC）。在一些实施例中，设备、系统或工艺提供垂直嵌入的无源组件。在一些实施例中，使用机械钻或激光钻在封装芯中钻孔圆柱形孔，并且然后将组件垂直插入这些孔中。（如本文所使用的，“垂直”指针对封装的z方向（垂直于封装的顶部和底部表面））。在一些实施例中，然后将所述组件连接到在封装芯的每个侧上的金属层（本文描述为上封装堆积和下封装堆积）。在一些实施例中，工艺提供了将双端子组件嵌入衬底中的低成本方法，其中双端子无源组件的垂直嵌入可以操作以：（1）允许将电容器或电感器放置在例如细间距BGA封装上，其中坍塌（collapsed）球高度太小而不允许将组件放置在封装的球侧上，并且其中存在受限空间或者没有空间用于管芯侧组件。（2）允许将组件放置在管芯下的封装的区域中，其中封装的底部上存在焊盘或凸块。对于具有非常大管芯的服务器产品，用常规技术难以去耦这些区域中的电压轨（voltagerail），因为电压轨可能距离最近的管芯侧或焊盘侧电容器位置非常远。（3）改进正连接的组件的电性能。嵌入的电容器可能具有降低的寄生电感，并且嵌入的电感器可能具有降低的串联寄生电阻。在一些实施例中，用于嵌入无源组件的工艺仅要求钻的操作以提供用于嵌入组件的空腔。以这种方式，常规布线工艺的成本和复杂性被消除，并且关于组件对准的复杂度被最小化。嵌入工艺潜在地允许将更大数量的组件嵌入到某个区域中，并且允许以减少的成本执行此类嵌入。图1是根据实施例的包括垂直嵌入的无源组件的装置的图示。如在图2-4中所示的实施例中进一步示出的，在一些实施例中，例如中央处理单元（CPU）管芯的半导体管芯110与封装耦合，示出为具有封装上堆积层120和封装下堆积层160的封装芯140。在一些实施例中，无源组件150垂直嵌入（或者以另一种方式陈述，横向地嵌入通过）封装芯140，无源组件150嵌入在钻孔通过封装芯140的通孔145中。在一些实施例中，垂直嵌入的无源组件150的第一（顶部）端子使用通过封装上堆积层120形成的过孔连接而连接到半导体管芯110，如图2-4中所示的。在一些实施例中，无源组件150的第二（底部）端子借助于以下项而连接：连接至无源组件150的第二通孔（电镀通孔）147（例如图2中所示的）；借助于通孔145的电镀表面（例如图3中所示的）;或借助于通过封装下堆积层160的连接（例如图4中所示的）。图2是根据实施例的包括安装在非电镀通孔中的垂直嵌入的无源组件的装置的图示。如图2中所示的，例如CPU管芯的半导体管芯210与封装耦合，该封装包括具有封装上堆积层220（管芯耦合到其）的封装芯240和在封装的相对侧上的封装下堆积层260。在一些实施例中，非电镀的通孔254被钻孔通过封装芯240以用于放置垂直嵌入的无源组件250，在此实例中其为0201组件，因此具有0.6mm（毫米）乘以0.3mm的尺寸。在一些实施例中，组件250的底部直接连接到底部芯层256，而组件的顶部使用过孔252连接，其中所述图示假设组件250的高度与封装芯250的厚度之间将存在一些不匹配。图2进一步示出用于提供通过封装芯240的返回路径的电镀通孔（PTH）245。如图2中所示的，无源组件250是串联连接的电感器（在示例中用于集成电压调节器（IVR）），但是可以备选地使用与图2中提供的配置相同的此配置，例如，用于将一个或多个嵌入的电容器连接到功率轨。如本文所使用的，集成电压调节器是指在IC管芯或IC封装上集成的开关或线性电压调节器（即，仅由IC管芯或IC封装上的电路组成）。在此备选示例中，可以在功率轨上的所有电容器之间共享返回PTH。图3是根据实施例的包括安装在电镀通孔中的垂直嵌入的无源组件的装置的图示。如图3中所示的，例如CPU管芯的半导体管芯310与封装耦合，该封装包括具有封装上堆积层320（半导体管芯310耦合到其）以及在封装的相对侧上的封装下堆积层360的封装芯340。在一些实施例中，通过封装芯340钻孔电镀通孔354，以用于放置垂直嵌入的无源组件350（在此实例中其为0201组件）。还示出了通过封装上堆积层320形成的到组件350的顶部的过孔连接352。如图3中所示的，在添加组件350之前已经对通孔354进行电镀。在所示实施例中，组件350的底部通过底部芯层356短接到（shortto）PTH354的壁，向封装的顶部层展示（prove）低电阻返回（如示出为电感器返回路径358）。图3中所示的实施例允许垂直嵌入组件的紧凑实现，其中针对组件的X-Y区域（顶部或底部面区域）与针对嵌入组件的常规工艺相比显着减少。图3提供分立IVR电感器的图示。然而，实施例不限于此实现，并且所示出的垂直组件嵌入的版本对于去耦电容器也特别有用，因为电镀孔354可以在特定轨上在所有电容器之间共享。在特定的示例中，如果电镀孔的极性在基于IVR的封装上的VCCIN和VSS之间本文档来自技高网...

【技术保护点】
1. 一种装置，包括：半导体管芯;以及与所述半导体管芯耦合的封装，所述封装包括与所述半导体管芯连接的一个或多个无源组件，所述一个或多个无源组件垂直嵌入所述封装衬底中，所述无源组件中的每个包括第一端子和第二端子;其中第一无源组件嵌入在所述封装中钻孔的通孔中，所述第一无源组件的所述第一端子借助通过所述封装上的上堆积层的过孔连接至所述半导体管芯。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：半导体管芯;以及与所述半导体管芯耦合的封装，所述封装包括与所述半导体管芯连接的一个或多个无源组件，所述一个或多个无源组件垂直嵌入所述封装衬底中，所述无源组件中的每个包括第一端子和第二端子;其中第一无源组件嵌入在所述封装中钻孔的通孔中，所述第一无源组件的所述第一端子借助通过所述封装上的上堆积层的过孔连接至所述半导体管芯。2.根据权利要求1所述的装置，其中所述通孔是非电镀的。3.根据权利要求2所述的装置，其中所述第一无源组件的所述第二端子使用第二通孔连接，所述第二通孔被电镀并连接到所述第一无源组件的所述第二端子。4.根据权利要求2所述的装置，其中所述第一无源组件的所述第二端子借助通过所述封装上的下堆积层的过孔连接，所述下堆积层在所述封装的与所述上堆积层相对的侧上。5.根据权利要求1所述的装置，其中所述通孔被电镀。6.根据权利要求5所述的装置，其中所述第一无源组件的所述第二端子通过所述电镀通孔的电镀层而连接。7.根据权利要求1所述的装置，其中使用机械钻来钻孔所述通孔。8.根据权利要求1所述的装置，其中所述半导体管芯包括中央处理单元（CPU）。9.一种用于制造装置的方法，包括：制造封装;在所述封装上钻孔通孔;将二端子无源组件嵌入所述钻孔的通孔中;在所述封装的第一侧和第二侧上形成金属层;将所述无源组件的第一端子连接到通过所述封装的所述第一侧上的所述金属层的过孔;将所述无源组件的第二端子连接到返回路径;以及将半导体管芯与所述封装的所述第一侧耦合。10.根据权利要求9所述的方法，其中所述通孔是非电镀的。11.根据权利要求10所述的方法，还包括在所述封装中钻孔第二通孔并且电镀所述第二通孔，其中将所述第二端子连接到返回路径包括将所述第二端子连接到所述第二通孔。12...

【专利技术属性】
技术研发人员：WJ兰伯特，MK罗伊，MJ马努沙罗，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US