全模制周边堆叠封装设备制造技术

本发明专利技术提供了一种制造半导体器件的方法，所述方法可包括：提供包括半导体晶粒安装位点的临时载体，并且在所述临时载体上方形成绝缘层。导电焊盘可在所述绝缘层中的开口内形成，并且被定位在所述晶粒安装区域内部和外部。背面再分布层(RDL)可在所述临时载体上方形成，之后将半导体晶粒安装在所述晶粒安装位点处。导电互连件可在所述半导体晶粒安装位点的周边中的所述临时载体上方形成。半导体晶粒可正面朝上安装到所述绝缘层。导电互连件、背面RDL和半导体晶粒可以用模制化合物密封。堆焊互连结构可以形成并连接到所述半导体晶粒和所述导电互连件。在研磨工艺中可以移除所述临时载体，并暴露所述导电焊盘。

Full mold peripheral stacked packaging equipment

The present invention provides a method for making semiconductor devices. The method may include providing a temporary carrier including a semiconductor crystal mounting site and forming an insulating layer above the temporary carrier. The conductive pad can be formed in the opening of the insulating layer and positioned inside and outside the grain mounting area. The back redistribution layer (RDL) can be formed above the temporary carrier, and then the semiconductor grain is installed at the grain mounting site. The conductive interconnect can be formed above the temporary carrier in the periphery of the semiconductor crystal mounting site. The semiconductor grains can be mounted upwards to the insulating layer. Conductive interconnects, back RDL and semiconductor grains can be sealed with moulded compounds. The surfacing interconnection structure can be formed and connected to the semiconductor grain and the conductive interconnect. The temporary carrier can be removed in the grinding process and exposed the conductive pad.

【技术实现步骤摘要】
【国外来华专利技术】全模制周边堆叠封装设备相关专利申请的交叉引用本专利申请要求于2015年11月20日提交的名称为“三维全模制半导体封装”(Three-DimensionalFullyMoldedSemiconductorPackage)的美国临时专利62/258,308的权益(包括提交日期)，该临时专利的公开内容据此以引用方式并入本文。
本公开涉及全模制半导体封装及其制造方法，该半导体封装包括围绕半导体晶粒的周边区域，该半导体晶粒包括有利于多个半导体封装的堆叠封装(PoP)叠堆的垂直取向的电互连件。
技术介绍
半导体器件普遍存在于现代电子产品中。半导体器件在电子部件的数量和密度方面有差别。分立半导体器件一般包含一种类型的电子部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包含几百到几百万个电子部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池以及数字微镜器件(DMD)。半导体器件执行宽泛范围的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子设备、将太阳光转换成电力以及为电视显示器创建视觉投影。半导体器件存在于娱乐、通信、功率变换、网络、计算机和消费品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。半导体器件利用半导体材料的电气性质。半导体材料的原子结构允许通过施加电场或基极电流或者通过掺杂工艺来操纵其电导率。掺杂的步骤将杂质引入到半导体材料中以操纵和控制半导体器件的电导率。半导体器件包含有源和无源电气结构。包括双极型和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和电场或基极电流的施加，晶体管促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构产生执行各种电气功能所必需的电压与电流之间的关系。无源和有源结构被电连接以形成电路，所述电路使半导体器件能够执行高速计算和其他有用功能。半导体器件一般是使用两个复杂的制造工艺(即，前端制造和后端制造)进行制造，每个制造工艺可能涉及几百个步骤。前端制造涉及在半导体晶圆的表面上形成多个半导体晶粒。每个半导体晶粒通常完全相同并且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从成品晶圆中切单处理单独的半导体晶粒以及封装该晶粒以提供结构支承和环境隔离。如本文所用的术语“半导体晶粒”指代单数和复数两者形式的词，并且因此可以指代单个半导体器件和多个半导体器件两者。半导体制造的一个目标是产生更小的半导体器件。更小的器件通常消耗更少的功率，具有更高的性能，并且可以被更高效地生产。另外，更小的半导体器件具有更小的占位面积，这对于更小的终端产品而言是所期望的。更小的半导体晶粒大小可以通过前端工艺改进来实现，从而导致半导体晶粒具有更小的、更高密度的有源和无源部件。后端工艺可以通过电互连和封装材料的改进而导致具有更小的占位面积的半导体器件封装。
技术实现思路
存在一个改善半导体制造的机会。因此，在一个方面，制造半导体器件的方法包括：提供包括半导体晶粒安装位点的临时载体，在临时载体上形成绝缘层，并且在绝缘层中的开口内形成导电焊盘，这些导电焊盘定位在晶粒安装区域内部和外部。背面再分布层(RDL)可在临时载体、绝缘层和导电焊盘上方形成，之后将半导体晶粒安装在晶粒安装位点处。导电互连件可在半导体晶粒安装位点的周边中的临时载体上方形成。半导体晶粒可在半导体晶粒安装位点处正面朝上安装到绝缘层。导电互连件、背面RDL和半导体晶粒可以用模制化合物密封。堆焊互连结构可以形成并连接到半导体晶粒和导电互连件。在第二研磨工艺中可以移除临时载体，并暴露导电焊盘。制造半导体器件的方法还可包括：包括高度或厚度H2大于25微米(μm)的耐环氧层压体的绝缘层，并且绝缘层、焊盘和导电层形成背面堆焊互连结构。导电焊盘可具有大于25μm的高度或厚度H2，以及大于60μm的宽度W1。导电互连件可包括具有大于100μm的高度H3的铜柱。半导体器件的高度或总主体厚度可小于或等于300μm。临时载体可由与模制化合物、绝缘层或这两者相同的材料形成，以减小在半导体器件的处理过程中的热胀系数(CTE)不匹配和翘曲。背面RDL可包括在10-30μm范围内的细间距。在另一方面，制造半导体器件的方法可包括：提供包括半导体晶粒安装位点的临时载体，并且在临时载体上形成背面RDL，之后将半导体晶粒安装在晶粒安装位点处。导电互连件可在半导体晶粒安装位点的周边中的临时载体上方形成。半导体晶粒可正面朝上在半导体晶粒安装位点处安装到绝缘层。导电互连件、背面RDL和半导体晶粒可以用模制化合物密封。堆焊互连结构可以形成并连接到半导体晶粒和导电互连件，并且可以移除临时载体。制造半导体器件的方法还可包括：在临时载体上方形成绝缘层，并且在绝缘层中的开口内形成导电焊盘，之后将半导体晶粒安装在载体上方，其中导电焊盘电连接到背面RDL。导电焊盘可定位在晶粒安装区域内部和外部以设置在半导体晶粒的占位面积内部和外部。绝缘层可包括具有大于25μm的高度或厚度H2的耐环氧层压体，并且绝缘层、焊盘和导电层可形成背面堆焊互连结构。临时载体可由与模制化合物相同的材料形成，以减小在半导体器件的处理过程中的CTE不匹配和翘曲，并且可以在研磨工艺中移除临时载体。半导体器件的高度或总主体厚度可小于或等于300μm。导电互连件可包括具有大于100μm的高度H3的铜柱。在另一方面，制造半导体器件的方法可包括：提供临时载体，在临时载体上方形成绝缘层，在绝缘层中的开口内形成导电焊盘，以及在临时载体上方形成导电互连件。半导体晶粒可安装在导电互连件当中的临时载体上方。导电互连件和半导体晶粒可以用模制化合物密封。堆焊互连结构可以在半导体晶粒和导电互连件上方形成。可以移除临时载体以暴露导电焊盘。制造半导体器件的方法还可包括：在临时载体上形成背面RDL，然后将半导体晶粒安装在载体上方。临时载体可由与模制化合物相同的材料形成，以减小在半导体器件的处理过程中的CTE不匹配和翘曲。可以在研磨工艺中移除临时载体以暴露导电焊盘。绝缘层和导电焊盘可在临时载体上方形成背面堆焊互连结构，之后将半导体晶粒安装到堆焊互连结构并在临时载体上方。绝缘层可包括具有大于25μm的高度或厚度H2的耐环氧层压体，并且导电焊盘可具有大于25μm的高度或厚度H2以及大于60μm的宽度W1。导电互连件可包括具有大于100μm的高度H3的铜柱。从说明书和附图以及权利要求书来看，上述及其他方面、特征和优点对于本领域的普通技术人员而言将是显而易见的。附图说明图1A至图1D示出了来自包括电互连件的本征晶圆的半导体晶粒。图2A至图2K示出了形成全模制周边PoP设备的一个方面。图3示出了流程图，该流程图示出了在形成全模制周边PoP设备的方法中所用的处理的一个方面。具体实施方式本公开包括在以下参考附图的说明书中的一个或多个方面或实施方案，其中类似的数字表示相同或相似的元件。本领域的技术人员应当理解，本说明书旨在涵盖替代形式、修改形式和等同方式，这些替代形式、修改形式和等同方式可以包括在由随后的公开及附图所支持的所附权利要求及其等同方式所限定的本公开的实质和范围之内。在本说明书中，陈述了许多特定本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，包括：提供包括半导体晶粒安装位点的临时载体；在所述临时载体上方形成绝缘层；在所述绝缘层中的开口内形成导电焊盘，所述导电焊盘被定位在晶粒安装区域内部和外部；在所述临时载体、所述绝缘层和所述导电焊盘上方形成背面再分布层(RDL)，之后将半导体晶粒安装在所述晶粒安装位点处；在所述半导体晶粒安装位点的周边中的所述临时载体上方形成导电互连件；在所述半导体晶粒安装位点处将半导体晶粒正面朝上安装到所述绝缘层；用模制化合物密封所述导电互连件、背面RDL和半导体晶粒；形成连接到所述半导体晶粒和所述导电互连件的堆焊互连结构；以及在研磨工艺中移除所述临时载体并暴露所述导电焊盘。

【技术特征摘要】
【国外来华专利技术】2015.11.20 US 62/258,308;2016.11.18 US 15/356,2081.一种制造半导体器件的方法，包括：提供包括半导体晶粒安装位点的临时载体；在所述临时载体上方形成绝缘层；在所述绝缘层中的开口内形成导电焊盘，所述导电焊盘被定位在晶粒安装区域内部和外部；在所述临时载体、所述绝缘层和所述导电焊盘上方形成背面再分布层(RDL)，之后将半导体晶粒安装在所述晶粒安装位点处；在所述半导体晶粒安装位点的周边中的所述临时载体上方形成导电互连件；在所述半导体晶粒安装位点处将半导体晶粒正面朝上安装到所述绝缘层；用模制化合物密封所述导电互连件、背面RDL和半导体晶粒；形成连接到所述半导体晶粒和所述导电互连件的堆焊互连结构；以及在研磨工艺中移除所述临时载体并暴露所述导电焊盘。2.根据权利要求1所述的方法，其中：所述绝缘层包括具有大于25μm的高度或厚度H2的耐环氧层压体；并且所述绝缘层、焊盘和导电层形成背面堆焊互连结构。3.根据权利要求2所述的方法，其中所述导电焊盘具有大于25μm的高度或厚度H2和大于60μm的宽度W1。4.根据权利要求1所述的方法，其中所述导电互连件包括铜柱，所述铜柱具有大于100μm的高度H3。5.根据权利要求1所述的方法，其中所述半导体器件的高度或总主体厚度小于或等于300μm。6.根据权利要求1所述的方法，其中所述临时载体由与所述模制化合物、所述绝缘层或这两者相同的材料形成，以减小在所述半导体器件的处理过程中热胀系数(CTE)的不匹配和翘曲。7.根据权利要求1所述的方法，其中所述背面RDL具有在10-30μm范围内的细间距。8.一种制造半导体器件的方法，包括：提供包括半导体晶粒安装位点的临时载体；在所述临时载体上方形成背面再分布层(RDL)，之后将半导体晶粒安装在所述晶粒安装位点处；在所述半导体晶粒安装位点的周边中的所述临时载体上方形成导电互连件；在所述半导体晶粒安装位点处将半导体晶粒正面朝上安装到所述绝缘层；用模制化合物密封所述导电互连件、背面RDL和半导体晶粒；形成连接到所述半导体晶粒和所述导电互连件的堆焊互连结构；以及移除所述临时载体。9.根据权利要求8所述的...

【专利技术属性】
技术研发人员：克里斯多佛·M·斯坎伦，威廉·博伊德·罗格，克拉格·必绍普，
申请(专利权)人：德卡科技公司，
类型：发明
国别省市：美国,US