当前位置: 首页 > 专利查询>英特尔公司专利>正文

在双侧互连器件上制作和使用穿硅过孔制造技术

技术编号:18466529 阅读:38 留言:0更新日期:2018-07-18 16:17
一种装置包括:电路结构,所述电路结构包括器件层;在器件层的第一侧上并且耦合到晶体管器件中的多个晶体管器件的一个或多个导电互连级;以及衬底,所述衬底包括耦合到所述一个或多个导电互连级的导电穿硅过孔,使得所述一个或多个互连层位于所述穿硅过孔和所述器件层之间。一种方法,包括:在衬底上形成多个晶体管器件,所述多个晶体管器件限定器件层;在所述器件层的第一侧上形成一个或多个互连级;去除衬底的一部分;以及将穿硅过孔耦合到所述一个或多个互连级,使得所述一个或多个互连级位于所述器件层和所述穿硅过孔之间。

Fabrication and use of silicon through holes on two side interconnection devices

A device includes a circuit structure, which comprises a device layer, one or more conducting interconnect stages coupled to a plurality of transistor devices in a transistor device on the first side of the device layer and a substrate, and the substrate includes a conducting silicon through hole coupled to the one or more conducting interconnect stages, One or more interconnect layers are located between the silicon through hole and the device layer. A method includes: forming a plurality of transistor devices on a substrate and limiting the device layer by the plurality of transistor devices; forming one or more interconnecting stages on the first side of the device layer; removing a portion of the substrate; and coupling a silicon through hole to the one or more interconnect stages, so that one or more of the interconnections are interconnected. The cascade is between the device layer and the silicon through hole.

【技术实现步骤摘要】
【国外来华专利技术】在双侧互连器件上制作和使用穿硅过孔
包括器件的半导体装置包括与器件背侧的电连接。
技术介绍
在过去的几十年里,集成电路特征的扩展一直是不断增长的半导体行业的推动力量。缩放到越来越小的特征使得能够增加半导体芯片的有限空间中功能单元的密度。例如,缩小晶体管尺寸允许在芯片上并入更多数量的存储器件,从而为制造具有增加容量的产品提供支持。然而,驱动更多的容量并非没有问题。优化每个器件性能的必要性变得越来越重要。附图说明图1示出了包括连接到封装衬底的集成电路芯片或管芯的组件的实施例的截面示意性侧视图。图2示出了包括连接到封装衬底的集成电路芯片或管芯的组件的另一实施例的截面示意性侧视图。图3示出了半导体或绝缘体上半导体(SOI)衬底的一部分的顶侧透视图,该衬底例如是晶片上的集成电路管芯或芯片的一部分,并且示出了三维晶体管器件,在其上形成有与晶体管器件的栅极电极和漏极的互连。图4示出了与载体衬底倒置并对齐的图3的器件衬底的截面侧视图。图5示出了在将图3的器件衬底键合到载体衬底之后的图4的结构。图6示出了在去除或减薄器件衬底以暴露晶体管的鳍状物的第二侧或背侧之后以及在鳍状物凹陷之后的图5的结构。图7A-7B示出了在晶体管器件的鳍状物凹陷之后的图6的结构的截面侧视图。图8A-8B示出了在具有到晶体管器件的源极的背侧的过孔或开口的鳍状物的背侧上的电介质材料的沉积和图案化之后的图7A-7B的结构。图9A-9B示出了用于背侧结形成的材料的外延生长之后的图8A-8B的结构。图10A-10B示出了在利用诸如钨的导电接触材料填充电介质材料中的过孔开口之后的图9A-9B的结构。图11A-11B示出了图10A-10B的结构,并且示出了作为例如第一背侧互连或金属层的部分的连接到源极的接触点的互连。图12示出了在形成用于将结构连接到器件层的第二管芯或背侧上的外部源的多个互连层和接触点之后的图6的结构。图13示出了在载体衬底变薄以暴露穿硅过孔之后的图12的结构。图14示出了根据形成组件的第二实施例的包括器件层的器件衬底,该器件层包括向下结合到载体衬底器件侧的多个器件。图15示出了在去除或减薄器件衬底以暴露器件层的第二侧或背侧之后的图14的结构。图16示出了在形成用于将结构连接到器件层的第二侧或背侧上的外部源的多个互连层和接触点之后的图15的结构。图17示出了载体衬底变薄之后的图16的结构。图18示出了在穿过载体衬底到器件层的第一侧上的互连的接触点形成TSV之后的图17的结构。图19示出了包括诸如以上参考图1所描述的结合到封装衬底的组件的集合体的截面侧视图。图20示出了包括诸如以上参考图1所描述的结合到封装衬底的组件的集合体的另一个实施例的截面侧视图。图21示出了包括诸如以上参考图1所描述的结合到封装衬底的组件的集合体的另一个实施例的截面侧视图。图22是实现一个或多个实施例的中介层。图23示出了计算设备的实施例。具体实施方式未来的电路器件,例如中央处理单元器件,将需要集成在单个管芯或芯片中的高性能器件和低电容、低功率器件。这里描述的实施例涉及集成电路结构,该集成电路结构包括器件层中的平面或非平面半导体器件(例如,三维器件),在器件层的每一侧具有一个或多个互连或布线层,并且一个或多个穿硅过孔(TSV)落在其中一个布线层上。在一个实施例中,一种装置包括电路结构,所述电路结构包括器件层,器件层包括多个晶体管器件,每个晶体管器件包括第一侧和相对的第二侧;在器件层的第一侧上并连接到晶体管器件中的多个晶体管器件的一个或多个导电互连级;以及包括导电TSV的衬底,所述导电TSV连接到所述结构的第一侧上的所述一个或多个导电互连级,使得所述一个或多个互连级位于所述TSV和所述器件层之间。在另一个实施例中,公开了一种系统,其包括封装衬底和与封装衬底连接的管芯,该封装衬底包括供电连接。在一个实施例中,管芯包括器件层和衬底,衬底包括连接到互连级的TSV,使得互连级在TSV和连接到器件层的第二侧(背侧或底侧)的器件层之间。还公开了形成电路结构的方法。图1示出了包括连接到封装衬底的集成电路芯片或管芯的组件的一个实施例的截面示意性侧视图。组件100包括管芯110,其包括包括多个器件(例如,晶体管器件)的器件层或层115。器件层115包括代表层的第一侧的第一侧1150A以及与第一侧1150A相对的第二侧或背侧1150B。晶体管器件包括逻辑电路和可选的一个或多个功率晶体管。连接到第一侧1150A上的管芯110的器件层115是互连120,在一个实施例中,互连120包括但不限于从第一侧1150A连接到器件层115的器件的多个导电金属线。包括在互连中的是控制电路互连和/或电源互连(VDD,VDD门控和VSS)。各个行的金属线由电介质材料(例如层间电介质(ILD))分隔。在本实施例中,通过器件层115的第二侧1150B电连接到器件层115的器件的为互连130。在一个实施例中,互连130包括一行或多行金属化中的功率互连和/或控制电路互连,至少在某些情况下,金属化与器件层115的器件连接。单独的金属线行由电介质材料(例如层间电介质(ILD))分隔。图1还示出了设置在互连130下方的载体衬底140(如图所示)。在一个实施例中,如下面将要描述的,在逻辑电路的两侧上用金属化形成管芯110的工艺中,将载体衬底140结合到互连130(更具体地说,结合到电介质材料绝缘金属化)。贯通衬底140设置一个或多个穿硅过孔(TSV)135。图1示出了连接到器件层115的第二侧1150B上的互连130的TSV135。TSV135的相对侧可用于与衬底195(例如封装或其他器件)电连接或物理连接,诸如通过焊料连接或金属对金属(例如,铜对铜)连接。图1还示出了连接到接触点150(例如,焊料凸块)的互连120中的多个,其能够操作用于将管芯110连接到衬底190,例如封装190。图1进一步代表性地示出了通过封装衬底到管芯110的VDD和VSS连接。应当理解,接触点150不限于VDD和VSS连接,而是可以包括其他连接(例如,I/O连接)。图2示出了包括连接到封装衬底的集成电路芯片或管芯的组件的另一实施例的截面示意性侧视图。组件200包括管芯210,管芯210包括包括多个器件(例如晶体管器件)的器件层或层215。器件层215包括代表层的第一侧的第一侧2150A以及与第一侧2150A相对的第二侧或背侧2150B。在该实施例中,器件层215的第二侧2150B连接到衬底225。衬底225例如是半导体材料,例如硅、锗或其他一种或多种材料,适于在其上面形成器件,在一个实施例中衬底被减薄。器件层215的晶体管器件包括逻辑电路和可选的一个或多个功率晶体管。其他类型的晶体管或器件也可以可选地被包括(例如,嵌入式存储器)。连接到第一侧2150A上的管芯210的器件层215是互连220,在一个实施例中,互连220包括但不限于从第一侧2150A连接到器件层215的器件的多个导电金属线或金属化。互连中包括控制电路互连和/或电源互连(VDD,VDD门控和VSS)。各行金属线由电介质材料(例如层间电介质(ILD))分隔。在本实施例中,通过器件层的第二侧2150B连接到器件层215的器件中的多个器件是包括一行或多行金属线的互连230。在一个本文档来自技高网...

【技术保护点】
1.一种装置,包括:电路结构,其包括器件层,所述器件层包括多个晶体管器件,每个晶体管器件包括第一侧和相对的第二侧;一个或多个导电互连级,其位于所述器件层的第一侧上并且耦合到所述晶体管器件中的多个晶体管器件;以及衬底,其包括耦合到所述结构的第一侧上的所述一个或多个导电互连级的导电穿硅过孔,使得所述一个或多个互连级位于所述穿硅过孔和所述器件层之间。

【技术特征摘要】
【国外来华专利技术】1.一种装置,包括:电路结构,其包括器件层,所述器件层包括多个晶体管器件,每个晶体管器件包括第一侧和相对的第二侧;一个或多个导电互连级,其位于所述器件层的第一侧上并且耦合到所述晶体管器件中的多个晶体管器件;以及衬底,其包括耦合到所述结构的第一侧上的所述一个或多个导电互连级的导电穿硅过孔,使得所述一个或多个互连级位于所述穿硅过孔和所述器件层之间。2.根据权利要求1所述的装置,其中,所述一个或多个导电互连级包括一个或多个第一互连级,所述装置还包括耦合到所述晶体管器件中的多个晶体管器件的、位于所述器件层的第二侧上的一个或多个第二互连级。3.根据权利要求2所述的装置,还包括设置在所述器件层的所述第二侧上的接触点,所述接触点能够操作用于耦合到外部源并且耦合到至少所述第二互连层。4.根据权利要求1所述的装置,其中,所述穿硅过孔包括耦合到所述一个或多个导电互连级的第一侧和能够操作用于耦合到外部源的第二侧。5.根据权利要求4所述的装置,其中,所述穿硅过孔的所述第二侧限定接触焊盘。6.根据权利要求4所述的装置,还包括设置在所述穿硅过孔的所述第二侧上的接触焊盘,所述接触焊盘能够操作用于耦合到外部源并且耦合到所述穿硅过孔。7.一种系统,包括:包括供电连接的封装衬底;以及耦合到所述封装衬底的管芯,所述管芯包括:(i)器件层,其包括多个晶体管器件,每个晶体管器件包括第一侧和相对的第二侧;(ii)一个或多个导电互连级,其位于所述器件层的第一侧上并且耦合到所述晶体管器件中的多个晶体管器件;以及(iii)衬底,所述衬底包括耦合到所述结构的第一侧上的所述一个或多个导电互连级的导电穿硅过孔,使得所述一个或多个互连级位于所述穿硅过孔和所述器件层之间。8.根据权利要求7所述的系统,其中,所述一个或多个导电互连级包括一个或多个第一互连级,所述装置还包括耦合到所述晶体管器件中的多个晶体管器件的、位于所述器件层的第二侧上的一个或多个第二互连级。9.根据权利要求8所述的系统,还包括设置在所述器件层的所述第二侧上的接触点,所述接触点能够操作用于耦合到外部源并且耦合到至少所述第二互连层。10.根据权利要求7所述的系统,其中,...

【专利技术属性】
技术研发人员:B·K·米勒P·莫罗K·俊P·B·菲舍尔D·潘图索
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1