A device includes a circuit structure, which comprises a device layer, one or more conducting interconnect stages coupled to a plurality of transistor devices in a transistor device on the first side of the device layer and a substrate, and the substrate includes a conducting silicon through hole coupled to the one or more conducting interconnect stages, One or more interconnect layers are located between the silicon through hole and the device layer. A method includes: forming a plurality of transistor devices on a substrate and limiting the device layer by the plurality of transistor devices; forming one or more interconnecting stages on the first side of the device layer; removing a portion of the substrate; and coupling a silicon through hole to the one or more interconnect stages, so that one or more of the interconnections are interconnected. The cascade is between the device layer and the silicon through hole.
【技术实现步骤摘要】
【国外来华专利技术】在双侧互连器件上制作和使用穿硅过孔
包括器件的半导体装置包括与器件背侧的电连接。
技术介绍
在过去的几十年里,集成电路特征的扩展一直是不断增长的半导体行业的推动力量。缩放到越来越小的特征使得能够增加半导体芯片的有限空间中功能单元的密度。例如,缩小晶体管尺寸允许在芯片上并入更多数量的存储器件,从而为制造具有增加容量的产品提供支持。然而,驱动更多的容量并非没有问题。优化每个器件性能的必要性变得越来越重要。附图说明图1示出了包括连接到封装衬底的集成电路芯片或管芯的组件的实施例的截面示意性侧视图。图2示出了包括连接到封装衬底的集成电路芯片或管芯的组件的另一实施例的截面示意性侧视图。图3示出了半导体或绝缘体上半导体(SOI)衬底的一部分的顶侧透视图,该衬底例如是晶片上的集成电路管芯或芯片的一部分,并且示出了三维晶体管器件,在其上形成有与晶体管器件的栅极电极和漏极的互连。图4示出了与载体衬底倒置并对齐的图3的器件衬底的截面侧视图。图5示出了在将图3的器件衬底键合到载体衬底之后的图4的结构。图6示出了在去除或减薄器件衬底以暴露晶体管的鳍状物的第二侧或背侧之后以及在鳍状物凹陷之后的图5的结构。图7A-7B示出了在晶体管器件的鳍状物凹陷之后的图6的结构的截面侧视图。图8A-8B示出了在具有到晶体管器件的源极的背侧的过孔或开口的鳍状物的背侧上的电介质材料的沉积和图案化之后的图7A-7B的结构。图9A-9B示出了用于背侧结形成的材料的外延生长之后的图8A-8B的结构。图10A-10B示出了在利用诸如钨的导电接触材料填充电介质材料中的过孔开口之后的图9A-9B的结构。图11A-1 ...
【技术保护点】
1.一种装置,包括:电路结构,其包括器件层,所述器件层包括多个晶体管器件,每个晶体管器件包括第一侧和相对的第二侧;一个或多个导电互连级,其位于所述器件层的第一侧上并且耦合到所述晶体管器件中的多个晶体管器件;以及衬底,其包括耦合到所述结构的第一侧上的所述一个或多个导电互连级的导电穿硅过孔,使得所述一个或多个互连级位于所述穿硅过孔和所述器件层之间。
【技术特征摘要】
【国外来华专利技术】1.一种装置,包括:电路结构,其包括器件层,所述器件层包括多个晶体管器件,每个晶体管器件包括第一侧和相对的第二侧;一个或多个导电互连级,其位于所述器件层的第一侧上并且耦合到所述晶体管器件中的多个晶体管器件;以及衬底,其包括耦合到所述结构的第一侧上的所述一个或多个导电互连级的导电穿硅过孔,使得所述一个或多个互连级位于所述穿硅过孔和所述器件层之间。2.根据权利要求1所述的装置,其中,所述一个或多个导电互连级包括一个或多个第一互连级,所述装置还包括耦合到所述晶体管器件中的多个晶体管器件的、位于所述器件层的第二侧上的一个或多个第二互连级。3.根据权利要求2所述的装置,还包括设置在所述器件层的所述第二侧上的接触点,所述接触点能够操作用于耦合到外部源并且耦合到至少所述第二互连层。4.根据权利要求1所述的装置,其中,所述穿硅过孔包括耦合到所述一个或多个导电互连级的第一侧和能够操作用于耦合到外部源的第二侧。5.根据权利要求4所述的装置,其中,所述穿硅过孔的所述第二侧限定接触焊盘。6.根据权利要求4所述的装置,还包括设置在所述穿硅过孔的所述第二侧上的接触焊盘,所述接触焊盘能够操作用于耦合到外部源并且耦合到所述穿硅过孔。7.一种系统,包括:包括供电连接的封装衬底;以及耦合到所述封装衬底的管芯,所述管芯包括:(i)器件层,其包括多个晶体管器件,每个晶体管器件包括第一侧和相对的第二侧;(ii)一个或多个导电互连级,其位于所述器件层的第一侧上并且耦合到所述晶体管器件中的多个晶体管器件;以及(iii)衬底,所述衬底包括耦合到所述结构的第一侧上的所述一个或多个导电互连级的导电穿硅过孔,使得所述一个或多个互连级位于所述穿硅过孔和所述器件层之间。8.根据权利要求7所述的系统,其中,所述一个或多个导电互连级包括一个或多个第一互连级,所述装置还包括耦合到所述晶体管器件中的多个晶体管器件的、位于所述器件层的第二侧上的一个或多个第二互连级。9.根据权利要求8所述的系统,还包括设置在所述器件层的所述第二侧上的接触点,所述接触点能够操作用于耦合到外部源并且耦合到至少所述第二互连层。10.根据权利要求7所述的系统,其中,...
【专利技术属性】
技术研发人员:B·K·米勒,P·莫罗,K·俊,P·B·菲舍尔,D·潘图索,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。