利用断开及短路检测两者的互连监测制造技术

本发明专利技术涉及半导体制造，且本发明专利技术的教示可体现于具有互连监测器的半导体芯片中。一些实施例可包含：位于所述半导体芯片上的二极管阵列，每一二极管具有垂直互连件与金属触点的堆叠，所述堆叠与所述二极管串联连接；及用于对所述二极管进行寻址的控制机构。所述控制机构可包含：第一反相器，其用于将高电压或低电压施加到所述二极管堆叠的列，所述第一反相器连接于每一二极管堆叠的一端处。每一第一反相器可包含接收反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的装置的逻辑信号反相的反向逻辑；及第二反相器，其用于将高电压或低电压施加到所述多个阵列中的一者中的所述二极管堆叠的行，所述第二反相器连接于所述二极管堆叠的第二端处，其中每一第二反相器包括接收经反相反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的所述装置的逻辑信号反相的反向逻辑。

Interconnect monitoring using disconnection and short circuit detection

The invention relates to semiconductor manufacturing, and the teaching instructions of the invention can be embodied in semiconductor chips with interconnect monitors. Some embodiments may include: a diode array on the semiconductor chip, each diode having a stack of vertical interconnecting parts and metal contacts, the stack connected in series with the diode, and a control mechanism for addressing the diode. The control mechanism may include a first inverter, which is used to add a high voltage or low voltage to a column stacked with the diode, and the first inverter is connected to one end of each diode stacked. Each first inverter may contain reverse logic that receives a reverse logic signal and is configured to be fed to a device that applies a relatively high or low voltage to the reverse logic of the reverse phase of a device, and a two inverter, which is used to stack a row of high voltage or low voltage in one of the plurality of arrays by applying a high voltage or low voltage. The second inverter is connected to the second end of the diode stack, in which each second inverter includes a reverse logic that receives a reverse phase reverse logic signal and is configured to be fed to a logic signal reverse phase of the device used to apply a relatively high or low voltage.

【技术实现步骤摘要】
【国外来华专利技术】利用断开及短路检测两者的互连监测相关申请的交叉引用本申请案主张2016年3月3日提出申请的第62/302,944号共同拥有的美国临时专利申请案的优先权，所述美国临时专利申请案特此出于所有目的以引用方式并入本文中。
本专利技术涉及半导体制造，且本专利技术的教示可体现于具有互连监测器的半导体芯片中。
技术介绍
集成电路变得越来越复杂且相关联制造过程更复杂。复杂化导致IC装置的合格率较低且成本较高。新IC设计在大小方面得以减小，然而给定芯片中的元件的数目却得以增加。增加的复杂性还要求元件之间的连接的数目增加。在正常IC制造过程期间，对各种半导体材料层、金属层、绝缘体层及其它材料层进行沉积、图案化及/或蚀刻以在电路元件之间形成电子电路。电路连接相对于下伏衬底或芯片的平面来看可为水平的或垂直的。垂直连接(称作通路)可连接两个金属层、一个金属层与半导体层或其它组合。与水平连接相比，通路往往极小，且因此在于制造过程中存在任何缺陷或不规则性的情况下更易于出现故障。故障通路可中断或改变IC装置的电路中的电力流动。特定来说，故障通路可能不会在电路完成后即刻出现故障，而是在使用中仅在随时间降级之后才出现故障。IC装置可能通过了制造过程期间的任何质量控制检查，但仍会过早地出现故障。第7,919,973号及第8,878,183号美国专利描述了促进集成电路的半导体制作中的监测过程的所谓的触点/通路测试载具，所述触点/通路测试载具的产品可涵盖各种
中的大量应用。这两个专利特此以其全文引用方式并入。
技术实现思路
由于对触点/通路测试载具的介绍，因此已识别若干所需改善。举例来说，触点/通路测试芯片的原始目的是检测断开互连件，但检测互连短路也将是有利的。本专利技术的教示可体现于具有互连监测器的半导体芯片中。一些实施例可包含：位于所述半导体芯片上的二极管阵列，每一二极管具有垂直互连件与金属触点的堆叠，所述堆叠与所述二极管串联连接；及用于对所述二极管进行寻址的控制机构。所述控制机构可包含：第一反相器，其用于将高电压或低电压施加到所述二极管堆叠的列，所述第一反相器连接于每一二极管堆叠的一端处。每一第一反相器可包含接收反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的装置的逻辑信号反相的反向逻辑；及第二反相器，其用于将高电压或低电压施加到所述多个阵列中的一者中的所述二极管堆叠的行，所述第二反相器连接于所述二极管堆叠的第二端处，其中每一第二反相器包括接收经反相反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的所述装置的逻辑信号反相的反向逻辑。在一些实施例中，所述二极管是通过将第一p型半导体沉积到布置于p型衬底内的n型阱中而形成。所述半导体芯片可包含：用于每一二极管的电连接，所述电连接各自通过将第二p型半导体沉积到所述p型衬底中而形成；及多个p-n-p寄生晶体管，其由所述电连接、所述p型衬底、所述n型阱及所述第一p型半导体沉积构成。在一些实施例中，所述寄生晶体管与所述二极管共用物理位置，且所述寄生晶体管与所述二极管并联连接。在一些实施例中，多个p型半导体区域邻近于每一所述二极管而沉积，且所述p型半导体区域连接到邻近于所述芯片的所述衬底中的所述二极管的晶体管的端子。在一些实施例中，邻近于阵列中的每一二极管的所述p型半导体区域被连接。在一些实施例中，所述p型半导体区域连接到第一电压，所述电压具有比适用于二极管与堆叠组合的列的所述高电压低的电位。在一些实施例中，所述多个控制机构进一步包括用于切断电压源的连接以允许来自所述多个二极管中的未选择二极管浮动的晶体管。一些实施例可包括用于半导体制作过程监测的半导体芯片。所述芯片可包含安置于所述半导体芯片上的多个阵列。每一阵列可包含多个二极管，每一二极管形成于所述芯片中且与包含多个垂直互连件及金属触点的堆叠相关联，所述多个二极管中的每一者与所述相关联堆叠串联连接以形成二极管堆叠组合。所述芯片可进一步包含用于对所述多个二极管进行寻址的多个控制机构。所述控制机构可包含：用于将相对高或低电压施加到给定阵列中的所述二极管堆叠组合的一或多个列的装置，所述装置连接于所述二极管堆叠组合的第一端处；用于将相对高或低电压施加到给定阵列中的所述二极管堆叠组合的一或多个行的装置，所述装置连接于所述二极管堆叠组合的第二端处；及电流计，其测量通过所述二极管堆叠组合的电流。在一些实施例中，所述控制机构包括反相器。一些实施例可包含用于每一二极管的多个电连接，其中所述二极管包括所述半导体芯片内的p-n过渡区，所述p-n过渡区通过将第一p型半导体沉积到布置于p型衬底中的n型阱中而形成；所述电连接包含将第二p型半导体沉积到所述p型衬底中；且所述多个阵列进一步包括多个p-n-p寄生晶体管，所述p-n-p寄生晶体管包括所述多个电连接、所述p型衬底、所述n型阱及所述第一p型半导体沉积。在一些实施例中，每一寄生晶体管与相关联二极管共用物理位置，且所述寄生晶体管与所述二极管并联连接。一些实施例可包含邻近于每一二极管而布置的多个p型半导体区域，所述p型半导体区域连接到邻近于所述半导体芯片的所述衬底中的所述二极管的晶体管的端子。在一些实施例中，邻近于给定阵列中的每一二极管的所述p型半导体区域彼此连接。一些实施例可包含连接到第一电压的所述p型半导体，所述第一电压具有比适用于二极管与堆叠组合的列的所述相对高电压低的电位。附图说明图1是展示根据本专利技术的教示的可用于通过测试半导体芯片上的电子电路而监测半导体制造过程的实例性系统的图式。图2是展示根据现有专利技术的教示的包含二极管阵列的实例性电路的图式。图3是展示根据现有专利技术的教示的二极管及相关联堆叠的横截面的二极管堆叠组合的一部分的图式。图4是为清晰起见以一角度展示图3的二极管堆叠组合的一部分的等角图式。图5是展示根据本专利技术的教示的包含二极管阵列的实例性电路的图式。图6是为清晰起见以一角度展示二极管堆叠组合的一部分的等角图式。图7是展示在现有专利技术与本专利技术的教示之间的比较中各层的示意图的图式。具体实施方式图1是展示根据本专利技术的教示的可用于通过测试半导体芯片上的电子电路而监测半导体制造过程的实例性系统100的图式。系统100可包含待监测的半导体制造过程101。半导体晶片102可包含通过过程101而形成的多个芯片103。在一些实施例中，每一芯片103可包含布置成可寻址阵列200(如图2中更详细地展示)的多个二极管。每一二极管可具有垂直互连件与金属触点的相关联堆叠。系统100可包含用以获取与每一堆叠相关的数据以用于与制造规格进行比较的探测测试器104。在一些实施例中，测试器104可并行地测试10个不同芯片103。在一些实施例中，测试器104可同时测试全部10个芯片103。在一些实施例中，测试器104可同时测试全部10个芯片103上的相同堆叠。测试器104产生异常数据105，异常数据105包含(举例来说)所测量异常的数据集，所述数据集包含测量值及测量的位置。异常可包含针对晶片上的通路的电流测量值或相关联电阻计算。举例来说，“断开”通路可不传导任何电流及/或可展示极高电阻。作为另一实例，触点之间的短路可传导过多电流及/或展示极低电阻。在一些实施例中，测试器104可识别不满足电流及/或电阻的预定义准则的任何元件。测试器104还本文档来自技高网...

【技术保护点】
1.一种用于半导体制作过程监测的系统，所述系统包括：半导体芯片；多个阵列，其安置于所述半导体芯片上；所述阵列包括多个二极管，每一二极管形成于所述芯片中，每一二极管与包括多个垂直互连件及金属触点的堆叠相关联，所述堆叠与所述二极管串联连接形成二极管堆叠组合；多个控制机构，其用于对所述多个二极管进行寻址；其中所述多个控制机构包括：第一反相器，其用于将高电压或低电压施加到所述多个阵列中的一者中的所述二极管堆叠组合的多个列，所述第一反相器连接于每一二极管堆叠组合的第一端处，其中每一第一反相器包括接收反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的装置的逻辑信号反相的反向逻辑；及第二反相器，其用于将高电压或低电压施加到所述多个阵列中的所述一者中的所述二极管堆叠组合的多个行，所述第二反相器连接于所述二极管堆叠组合的第二端处，其中每一第二反相器包括接收经反相反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的所述装置的逻辑信号反相的反向逻辑。

【技术特征摘要】
【国外来华专利技术】2016.03.03 US 62/302,944;2017.03.02 US 15/447,6561.一种用于半导体制作过程监测的系统，所述系统包括：半导体芯片；多个阵列，其安置于所述半导体芯片上；所述阵列包括多个二极管，每一二极管形成于所述芯片中，每一二极管与包括多个垂直互连件及金属触点的堆叠相关联，所述堆叠与所述二极管串联连接形成二极管堆叠组合；多个控制机构，其用于对所述多个二极管进行寻址；其中所述多个控制机构包括：第一反相器，其用于将高电压或低电压施加到所述多个阵列中的一者中的所述二极管堆叠组合的多个列，所述第一反相器连接于每一二极管堆叠组合的第一端处，其中每一第一反相器包括接收反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的装置的逻辑信号反相的反向逻辑；及第二反相器，其用于将高电压或低电压施加到所述多个阵列中的所述一者中的所述二极管堆叠组合的多个行，所述第二反相器连接于所述二极管堆叠组合的第二端处，其中每一第二反相器包括接收经反相反向逻辑信号且经配置以使馈送到用于施加相对高或低电压的所述装置的逻辑信号反相的反向逻辑。2.根据权利要求1或4到7中任一权利要求所述的系统，其中：所述二极管是通过将第一p型半导体沉积到布置于p型衬底内的n型阱中而形成；所述半导体芯片进一步包括用于每一二极管的多个电连接，所述电连接各自通过将第二p型半导体沉积到所述p型衬底中而形成；且所述阵列进一步包括由所述电连接、所述p型衬底、所述n型阱及所述第一p型半导体沉积构成的多个p-n-p寄生晶体管。3.根据权利要求2所述的系统，其中所述寄生晶体管与所述二极管共用物理位置，且所述寄生晶体管与所述二极管并联连接。4.根据权利要求1到3或7中任一权利要求所述的系统，其中多个p型半导体区域邻近于每一所述二极管而沉积，且所述p型半导体区域连接到邻近于所述芯片的所述衬底中的所述二极管的晶体管的端子。5.根据权利要求4所述的系统，其中邻近于阵列中的每一二极管的所述p型半导体区域被连接。6.根据权利要求4所述的系统，其中所述p型半导体区域连接到第一电压，所述电压具有比适用于二极管与堆...

【专利技术属性】
技术研发人员：R·L·叶奇，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国,US