平面三重注入JFET及相应的制造方法技术

形成有垂直元件和水平元件的JFET，由诸如碳化硅的高带隙半导体材料经由包括上漂移区域和下漏极区域的衬底的三重注入制成，三重注入在漂移区域的一部分中形成下栅极、水平沟道和上栅极。源极区域可以通过顶部栅极的一部分形成，并且顶部栅极和底部栅极连接。垂直沟道区域形成为与平面JFET区域相邻并且延伸穿过顶部栅极、水平沟道和底部栅极以连接至漂移区域，使得下栅极调制垂直沟道以及水平沟道，并且来自源极的电流首先流过水平沟道，然后流过垂直沟道进入漂移区域。

Plane three gravity injection JFET and corresponding manufacturing method

A JFET with a vertical element and a horizontal element is formed by a three heavy injection of a high band gap semiconductor material such as silicon carbide via a substrate consisting of a drift region and a lower drain region, and a three heavy injection is formed in a part of the drift region to form a lower gate, a horizontal channel and an upper gate. The source region can be formed by a part of the top gate, and the top gate and the bottom grid are connected. The vertical channel region is adjacent to the plane JFET area and extends through the top gate, the horizontal channel and the bottom gate to connect to the drift region, so that the lower gate modulates the vertical trench and the horizontal channel, and the current from the source flows through the horizontal channel first, and then flows through the vertical channel into the drift region.

【技术实现步骤摘要】
【国外来华专利技术】平面三重注入JFET及相应的制造方法相关申请的交叉引用本申请要求于2015年10月21日提交的标题为“PLANARTRIPLE-IMPLANTEDJFET”的美国专利申请第14/918,774号的权益，通过引用将其全部公开内容并入本文。
技术介绍
由诸如碳化硅的宽带隙材料制成的垂直结型场效应晶体管可用于电力电子电路，诸如功率因数校正(PFC)电路、DC-DC转换器、DC-AC逆变器和马达驱动器。
技术实现思路
本文中描述了结型场效应晶体管(JFET)和构建JFET的方法。具有垂直元件和水平元件的JFET可以由诸如碳化硅(SiC)的半导体材料通过使用三重注入的工艺来制成，上述使用三重注入的工艺形成包括全部位于放置在漏极衬底区域上的漂移区域上方的下栅极、水平沟道和上栅极的水平平面JFET区域。源极区域可以通过顶部栅极的一部分形成，并且顶部栅极和底部栅极连接。垂直沟道区域可以形成为与平面JFET区域相邻并且延伸穿过顶部栅极、水平沟道和底部栅极以连接至漂移区域，使得下栅极调制垂直沟道以及水平沟道，并且电流从源极首先流过水平沟道，然后通过垂直沟道流入漂移区域。提供本
技术实现思路
是为了以简化的形式介绍将在以下具体实施方式中进一步描述的概念选择。本
技术实现思路
不旨在标识所要求保护的主题的关键特征或本质特征，也不旨在用于限制所要求保护的主题的范围。此外，所要求保护的主题不限于解决本公开内容的任何部分中提到的任何或全部缺点的限制。附图说明通过结合附图以示例方式呈现的以下描述可以获得更详细的理解。附图不必按比例绘制。图1提供了用于参考的现有技术的垂直JFET的有源单元的截面。图2是第一示例三重注入JFET的有源单元的一部分的透视图。图3是诸如第一示例三重注入JFET的三重注入JFET的掺杂分布图。图4是第一示例三重注入JFET的垂直截面。图5是第二示例三重注入JFET的有源单元的透视图。图6是第二示例三重注入JFET的垂直截面。图7是示出示例三重注入JFET中的栅极结构的互连的垂直截面。图8和图9是示例三重注入JFET的终止区域的垂直截面，示出了可以如何使用同一组注入来形成栅极接收区域以及终止保护环。图10至图18示出了用于制造三重注入JFET的示例性工艺。图10是包括下漏极区域和上漂移区域的起始衬底的垂直截面。图11是示出在注入掩模就位的情况下的三重注入的衬底的垂直截面图。图12是示出示出在垂直沟道注入掩模就位的情况下的垂直沟道注入的添加的垂直截面。图13是示出示出在源极注入掩模就位的情况下的源极注入的添加的垂直截面。图14是处于加工中的示例三重注入JFET的有源单元的透视图，示出了用于下栅极连接的表面接触区域。图15和图16是处于加工中的示例单元的另外的透视图。图17和图18是处于加工中的示例单元的垂直截面。图19是示出三重注入JFET的金属层的示例性布局的顶视图，包括有源区域和终止注入区域。图20是三重注入JFET器件与现有技术器件相比的示例性漏极导电与漏极-源极电压的关系的图表。图21是示例性三重注入JFET器件的短路瞬态性能与示例性现有技术器件的性能相比的图表。图22是具有通过使用与用于三重注入相同的掩模的成角度注入形成的垂直沟道区域的第三示例三重注入JFET的垂直截面。具体实施方式本文中描述了结型场效应晶体管和构建JFET的方法。具有垂直平面元件和水平平面元件的JFET可以由诸如碳化硅(SiC)的高带隙半导体材料通过在包括上漂移区域和下漏极区域的衬底上使用三重注入的工艺制成。三重注入用于形成包括全部位于设置在漏极衬底区域上的漂移区域上方的下栅极、水平沟道和上栅极的水平平面JFET区域。源极区域可以通过顶部栅极的一部分形成，并且顶部栅极和底部栅极相连接。垂直沟道区域形成为与平面JFET区域相邻并且延伸穿过顶部栅极、水平沟道和底部栅极以连接至漂移区域，使得下栅极调制垂直沟道以及水平沟道，并且来自源极的电流首先流过水平沟道，然后流过垂直沟道进入漂移区域。当制造诸如SiC、GaN、AlN或金刚石的宽带隙半导体材料的晶体管时，JFET型结构通常优于MOS型结构。这是由于获得如Si/SiO2的相同质量的氧化物界面的困难性。这转而使得难以在MOS表面传导沟道中实现具有相同可靠性水平的晶体管，其容易劣化。JFET避免了这个问题，原因是，与MOS器件不同，JFET是体器件，并且不需要表面传导沟道。这对高功率器件特别有利，因为表面传导沟道可靠性问题在较高工作温度下加剧。图1示出了现有技术的垂直沟槽JFET的有源单元的垂直截面。沟道102和栅极区域105形成台面，沟道102位于台面的中心处。在台面的顶上，上源极区域103与沟道102接触。源极接触110连接至源极103。栅极区域105连接至栅极接触109。在台面的底部处，沟道102连接至漂移区域106。漂移区域106用作电压阻挡层。漂移区域可以在衬底漏极区域107上外延生长。漏极107连接至漏极接触108。沟道102可以例如通过外延生长或者通过经由台面的任一侧或两侧在栅极区域105之间成角度注入来形成。由于阈值电压(Vth)随沟道103中电荷的量和位置而变化，所以这种沟槽垂直JFET中的阈值电压(Vth)的精确控制可能是有挑战的。这些可能受到工艺变化的强烈影响。例如，台面宽度可能由于光刻工艺、蚀刻工艺和蚀刻斜率的变化而波动。这可能会导致Vth的大的变化。这些变化可以通过借助注入形成沟道102而在一定程度上减小。然而，台面尺寸和侧壁角度的一些变化将继续存在。例如，为了在断开状态下保持良好的阻挡能力，尤其是对于常断器件和具有非常负的Vth电压的常通器件，垂直结构需要使用非常长的沟道区域102。这转而增加了深沟槽蚀刻的复杂性，这在宽带隙材料中很难控制。图2示出了三重注入平面JFET的第一示例的有源单元。在顶表面的中心处是源极区域103。在底部，漏极接触108与衬底漏极区域107接触。电压阻挡漂移区域106位于漏极107的顶部上。此外，漂移区域106可以形成为在衬底漏极区域107的顶部上的外延层。三重注入JFET结构由三个栅极区域105a、105b和105c连同注入的水平沟道区域104形成。水平沟道104产生两个注入的垂直沟道区域102a和102b。存在单独的顶部栅极区域105a和105c以及共同的底部栅极区域105b。来自源极103的电流流经水平沟道104到垂直沟道102a和102b。垂直沟道102a和102b将电流带到漂移区域106，电流从漂移区域106经由漏极107流向漏极接触108。栅极区域105a、105b和105c具有与漏极107、漂移106、垂直沟道102a和102b、水平沟道104和源极103相反的掺杂类型。任一掺杂极性的轻掺杂区域101a和101b可以用于增加栅极-源极击穿电压和/或增加源极镇流电阻。例如，轻掺杂区域101a和101b可以以相邻源极103或栅极105a和105c的掺杂水平的百分之十或更少被掺杂。这种增加的源极镇流电阻可能有益于短路模式下的器件工作，并且当JFET被用作限流器件时特别有用。栅极连接区域105d与栅极区域105a、105b和105c具有相同的极性，但是使用较重的注入来使顶部栅极和底部栅极短路并提供足够的表面掺杂用于良好的欧姆接触形成。图3示出了三重本文档来自技高网...

【技术保护点】
1.一种用于制造JFET的方法，包括：a.对晶片应用第一掩模以将第一图案化硬掩模层形成到所述晶片的顶部，所述晶片包括上漂移区域和底部漏极区域；b.对所述晶片的顶部的未遮蔽部分应用三个注入以在所述漂移区域的上部中形成下栅极区域、水平沟道区域和顶部栅极区域；c.在所述顶部栅极区域的一部分中形成源极区域；d.将所述顶部栅极区域连接至底部栅极区域。

【技术特征摘要】
【国外来华专利技术】2015.10.21 US 14/918,7741.一种用于制造JFET的方法，包括：a.对晶片应用第一掩模以将第一图案化硬掩模层形成到所述晶片的顶部，所述晶片包括上漂移区域和底部漏极区域；b.对所述晶片的顶部的未遮蔽部分应用三个注入以在所述漂移区域的上部中形成下栅极区域、水平沟道区域和顶部栅极区域；c.在所述顶部栅极区域的一部分中形成源极区域；d.将所述顶部栅极区域连接至底部栅极区域。2.根据权利要求1所述的方法，还包括：a.经由注入形成垂直沟道区域，所述垂直沟道区域与所述源极区域相距一定距离，所述垂直沟道区域与所述顶部栅极区域、所述水平沟道区域和所述底部栅极区域相邻并延伸穿过所述顶部栅极区域、所述水平沟道区域和所述底部栅极区域以连接至所述漂移区域。3.根据权利要求2所述的方法，还包括：a.在所述第一图案化硬掩模层就位的情况下经由成角度注入形成所述垂直沟道区域。4.根据权利要求2所述的方法，还包括：a.经由注入形成围绕所述源极区域的轻掺杂区域，其中，所述轻掺杂区域以所述源极区域的掺杂水平的百分之十或更少的水平被掺杂。5.根据权利要求2所述的方法，还包括：a.在均包括上栅极区域和下栅极区域的两个区域之间形成垂直沟道区域。6.根据权利要求2所述的方法，还包括：b.形成两个垂直沟道区域，在包括上栅极区域和下栅极区域的区域的每个末端处均有一个垂直沟道区域。7.一种由根据权利要求1、2、3、4、5或6所述的方法形成的JFET。8.一种JFET，包括：a.在背侧漏极的顶上的漂移区域；b.顶部栅极区域，其在俯视图中具有对应于一种形状的外部尺寸；c.在所述顶部栅极区域之下的水平沟道区域，所述水平沟道区域在俯视图中具有与所述形状对应的外部尺寸并且与所述顶部栅极区域垂直对准；d.在所述水平沟道区域之下的底部栅极区域，所述底...

【专利技术属性】
技术研发人员：阿努普·巴拉，李中达，
申请(专利权)人：美国联合碳化硅公司，
类型：发明
国别省市：美国,US