半导体装置的制造方法和半导体装置制造方法及图纸

使将杂质注入到碳化硅半导体层的工序高效化。提供一种制造方法，其是具备碳化硅半导体层的半导体装置的制造方法，具备杂质注入步骤：在将碳化硅半导体层的温度设为150℃以下的状态下，针对碳化硅半导体层处的杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以在将碳化硅半导体层的温度设为室温以上的状态下，针对杂质注入区，将杂质多次注入到不同的深度。

Manufacturing methods and semiconductor devices for semiconductor devices

The process of injecting impurities into the silicon carbide semiconductor layer is highly efficient. A manufacturing method is provided for the fabrication of a semiconductor device with a silicon carbide semiconductor layer, with an impurity injection step: in the condition of setting the temperature of the silicon carbide semiconductor layer below 150 centigrade, the impurities are injected into different depths for the impurity injection area at the silicon carbide semiconductor layer. In the impurity injection step, the temperature of the silicon carbide semiconductor layer can be set at a state above room temperature, and the impurities are injected into different depths for the impurity injection area.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置的制造方法和半导体装置
本专利技术涉及半导体装置的制造方法和半导体装置。
技术介绍
以往，已知有使用了碳化硅(在本说明书中，有时称为SiC)的半导体装置。作为用于在SiC基板形成器件结构的杂质注入工艺，已知有离子注入法(例如，参照专利文献1)。专利文献1：日本特开2009-252811号公报技术问题为了抑制离子注入时的结晶缺陷产生，将离子注入时的基板温度设定为175℃～500℃程度。通过将基板温度设为高温，能够抑制结晶缺陷的产生，但是基板的升温和降温会耗费时间。技术方案在本专利技术的第一方式中，提供具备碳化硅半导体层的半导体装置的制造方法。制造方法可以具备在将碳化硅半导体层的温度设为150℃以下的状态下，将杂质注入到碳化硅半导体层处的杂质注入区的杂质注入步骤。在杂质注入步骤中，可以针对杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以在将碳化硅半导体层的温度设为室温以上的状态下，针对杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以在将碳化硅半导体层配置于室温气氛的状态下，针对杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以以使杂质注入区的杂质浓度成为1.0×1016/cm3以上且5.0×1019/cm3以下的方式注入杂质。在杂质注入步骤中，可以以使杂质注入区的杂质浓度成为1.0×1018/cm3以下的方式注入杂质。在杂质注入步骤中，注入有杂质的杂质注入区的深度方向上的杂质浓度分布可以具有多个峰和多个谷。谷之中第一谷的杂质浓度相对于峰之中第一峰的杂质浓度的比例可以为10％以上且60％以下，上述第一峰是从碳化硅半导体层的注入有杂质的注入面观察时最深的峰，上述第一谷是从注入面观察时最深的谷。杂质浓度分布中的各个峰的在深度方向上的间隔dp可以满足下述式(3)[数学式3]其中，相邻的多个峰的在深度方向上深的一侧的峰的杂质浓度分布的标准偏差为σ1，相邻的多个峰的在深度方向上浅的一侧的峰的杂质浓度分布的标准偏差为σ2。从碳化硅半导体层的注入有杂质的注入面观察时越深，杂质浓度分布中的各个峰的深度方向上的间隔可以越大。从碳化硅半导体层的注入有杂质的注入面观察时，最深的峰的杂质浓度可以高于第二深的峰的杂质浓度。杂质注入步骤中的总剂量可以为6.0×1014/cm2以下。杂质注入步骤中的总剂量可以为1.55×1014/cm2以下。从碳化硅半导体层的注入有杂质的注入面观察时，峰之中最深的第一峰的深度可以为0.2μm以上且1.0μm以下。在杂质注入步骤之前，可以具备在碳化硅半导体层的上方形成与杂质注入区对应的形状的抗蚀剂掩模的掩模形成步骤。在本专利技术的第二方式中，提供一种具备碳化硅半导体层的半导体装置。碳化硅半导体层可以具有注入有杂质的杂质注入区。杂质注入区的深度方向上的杂质浓度分布可以具有多个峰和多个谷。从碳化硅半导体层的注入有杂质注入面观察时越深，杂质浓度分布中的各个峰的深度方向上的间隔可以越大。在杂质注入区的深度方向的杂质浓度分布中，从碳化硅半导体层的注入有杂质的注入面观察时，最深的峰的杂质浓度可以高于第二深的峰的杂质浓度。上述的
技术实现思路
并未列举出本专利技术的全部特征。这些特征组的子组合也可成为专利技术。附图说明图1是示出本专利技术的一个实施方式的半导体装置100的概要的截面图。图2是示出半导体装置100的制造工序之中将杂质注入到杂质注入区20的工序的一个示例的图。图3是示出杂质注入区20的深度方向上的杂质浓度分布的一个示例的图。图4是示出向杂质注入区20注入的杂质的总剂量与杂质注入区20的薄层电阻之间的关系的图。图5是示出实施例和比较例中的杂质浓度分布的图。图6是示出实施例和比较例的杂质注入区20处的结晶缺陷的示意图。图7是示出比较例的半导体装置的制造工序之中将杂质注入到杂质注入区的工序的一个示例的图。图8是对比较例和实施例的杂质注入工序中的制造效率进行比较的图。符号说明10…SiC半导体层12…电极20…杂质注入区22…峰24…谷100…半导体装置具体实施方式以下，通过专利技术的实施方式对本专利技术进行说明，但以下的实施方式不限定权利要求书所涉及的专利技术。另外，在实施方式中所说明的特征的全部组合未必都是专利技术的解决方案所必须的。图1是示出本专利技术的一个实施方式的半导体装置100的概要的截面图。半导体装置100具备SiC半导体层10。SiC半导体层10可以是SiC基板的至少一部分，也可以是通过外延法等形成于基板上的半导体层。半导体装置100作为二极管、晶体管或其他半导体元件而发挥功能。本示例的半导体装置100是肖特基势垒二极管，具备SiC半导体层10和电极12。在其他示例中，半导体装置100是使SiC层外延生长于注入有杂质的SiC层的上方而形成的IEMOS(ImplantationandEpitaxialMetalOxideSemiconductor：注入和外延金属氧化物半导体)。但是，半导体装置100不限定于这些示例。应予说明，在图1中，仅示出了半导体装置100的上表面附近，并省略了其他部分。本示例的SiC半导体层10为SiC基板。SiC半导体层10具备注入有杂质的杂质注入区20。杂质注入区20作为半导体装置100处的预定的杂质区而发挥功能。例如杂质注入区20可以作为n型区而发挥功能，也可以作为p型区而发挥功能。与导电型对应的杂质被注入到杂质注入区20。更具体地说，杂质注入区20可以作为晶体管的发射区、集电区、源区或漏区而发挥功能，可以作为MOS晶体管的基区(沟道区)而发挥功能，也可以作为二极管的阳极区或阴极区而发挥功能。在本示例中，杂质注入区20作为二极管的阳极区或阴极区而发挥功能。本示例的杂质注入区20形成于与电极12接触的区域。本示例的电极12形成于SiC半导体层10的上表面，是与杂质注入区20形成肖特基结的肖特基电极。作为一个示例，电极12由铂(Pt)形成。应予说明，将在SiC半导体层10中与形成有电极12的上表面垂直的方向称为深度方向。图2是示出半导体装置100的制造工序之中将杂质注入到杂质注入区20的工序的一个示例的图。本示例的注入杂质的工序在形成电极12之前进行。首先，在掩模形成步骤S200中，在SiC半导体层10的上表面，形成被图案化为与杂质注入区20对应的形状的掩模。在本示例的掩模形成步骤S200中，在SiC半导体层10的整个上表面形成掩模层之后，通过曝光和显影等工序使掩模层图案化。本示例中的掩模为抗蚀剂掩模。接着，在杂质注入步骤S202中，在将SiC半导体层10的温度设为150℃以下的状态下，针对SiC半导体层10的杂质注入区20，将杂质多次注入到不同的深度。在杂质注入步骤S202中，将SiC半导体层10的上表面作为注入面，将杂质注入到杂质注入区20。在杂质注入步骤S202中，由于将SiC半导体层10的温度设为150℃以下，因此能够缩短SiC半导体层10的升温和降温时间。因此，能够提高半导体装置100的生产效率。杂质注入步骤S202中的SiC半导体层10的温度可以为120℃以下，也可以为100℃以下。杂质注入步骤S202中的SiC半导体层10的温度可以为室温以上。室温是指配置有离子注入装置的空间的温度，例如为20℃以上且30℃以下程度的温度。在本示例的杂质注入步骤S2本文档来自技高网...

【技术保护点】
1.一种制造方法，其是具备碳化硅半导体层的半导体装置的制造方法，其特征在于，具备杂质注入步骤，在所述杂质注入步骤中，在将所述碳化硅半导体层的温度设为150℃以下的状态下，针对所述碳化硅半导体层处的杂质注入区，将杂质多次注入到不同的深度。

【技术特征摘要】
【国外来华专利技术】2016.06.24 JP 2016-1254541.一种制造方法，其是具备碳化硅半导体层的半导体装置的制造方法，其特征在于，具备杂质注入步骤，在所述杂质注入步骤中，在将所述碳化硅半导体层的温度设为150℃以下的状态下，针对所述碳化硅半导体层处的杂质注入区，将杂质多次注入到不同的深度。2.根据权利要求1所述的制造方法，其特征在于，在所述杂质注入步骤中，在将所述碳化硅半导体层的温度设为室温以上的状态下，针对所述杂质注入区，将杂质多次注入到不同的深度。3.根据权利要求2所述的制造方法，其特征在于，在所述杂质注入步骤中，在将所述碳化硅半导体层配置于室温气氛的状态下，针对所述杂质注入区，将杂质多次注入到不同的深度。4.根据权利要求1～3中任一项所述的制造方法，其特征在于，在所述杂质注入步骤中，以使所述杂质注入区的杂质浓度成为1.0×1016/cm3以上且5.0×1019/cm3以下的方式注入杂质。5.根据权利要求4所述的制造方法，其特征在于，在所述杂质注入步骤中，以使所述杂质注入区的杂质浓度成为1.0×1018/cm3以下的方式注入杂质。6.根据权利要求4或5所述的制造方法，其特征在于，在所述杂质注入步骤中，注入有所述杂质的所述杂质注入区的深度方向上的杂质浓度分布具有多个峰和多个谷，所述多个谷之中第一谷的杂质浓度相对于所述多个峰之中第一峰的杂质浓度的比例为10％以上且60％以下，所述第一峰是从所述碳化硅半导体层的注入有所述杂质的注入面观察时最深的峰，所述第一谷是从所述注入面观察时最深的谷。7.根据权利要求6所述的制造方法，其特征在于，在所述杂质注入步骤中，注入有所述杂质的所述杂质注入区的深度方向上的杂质浓度分布具有多个峰和多个谷，所述杂质浓度分布中的各个峰的深度方向上的间隔dp满足下述式(3)，[数学式3]其中，相邻的所述多个峰的在所述深度方向上深的一侧的峰的所述杂质浓度分布的标准偏差为σ1，相邻的所述多个峰的在深度方向上浅的一侧的峰的所...

【专利技术属性】
技术研发人员：西山雄士，宫崎正行，北村祥司，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP