The implementation of the disclosure generally relates to methods and devices for epitaxial deposition on the substrate surface. More specifically, the implementation of the disclosure generally relates to a method and apparatus for surface preparation (preparation) before epitaxial deposition. In an implementation mode, a method for processing a substrate is provided. The method comprises the following steps: etching a surface of a silicon containing substrate by using a plasma etching process to form an etched surface of the silicon substrate, and to form an epitaxial layer on the etched surface of the silicon substrate. The plasma etching process includes the following steps: a substrate processing area that includes an etching agent gas mixture containing a fluorine precursor and a hydrogen containing precursor into the first processing chamber, and a plasma of the etchant gas mixture flowing into the substrate processing area.
【技术实现步骤摘要】
【国外来华专利技术】清洁方法
本公开内容的实现方式一般涉及用于在基板表面上外延沉积的方法和设备。更具体言之,本公开内容的实现方式一般地涉及用于在外延沉积之前作表面预备(preparation)的方法和设备。
技术介绍
集成电路形成在硅和其他半导体基板中以及形成在硅和其他半导体基板上。在单晶硅的情况中,通过从熔融硅浴生长硅锭(ingot),以及接着将凝固的硅锭切(sawing)成数个晶片来产生基板。可接着在单晶硅晶片上形成外延硅层以形成可掺杂的或未掺杂的无缺陷硅层。从外延硅层制造半导体组件,诸如晶体管。所形成的外延硅层的电性质通常会比单晶硅基板的性质更好。随着电路密度为下一代器件而增加,诸如通孔、沟槽、接点、栅极结构和其它特征之类的互连的宽度及它们之间的介电材料,减小到45nm和32nm的尺寸,然而介电层的厚度实质上保持恒定,结果是这些特征的深宽比增加。为了能够制造下一代器件和结构,半导体芯片的三维(3D)堆叠常常用于改进晶体管的效能。通过以三维方式布置晶体管,而不是以传统的二维方式,多个晶体管可彼此非常接近地放置在集成电路(IC)中。半导体芯片的三维堆叠减少线长度并保持低布线延迟。在制造三维半导体芯片的堆叠中,通常使用阶梯状(stair-like)结构以允许多个互连结构设置于其上,而形成高密度的垂直晶体管器件。这些三维堆叠形成在硅和其他半导体基板中及形成在硅和其他半导体基板上。在单晶硅(即,微晶硅)的情况中,通过从熔融硅浴生长硅锭,及接着将凝固的硅锭切成数个晶片来产生基板。可接着在单晶硅晶片上形成外延硅层以形成可掺杂的或未掺杂的无缺陷硅层。从外延硅层制造半导体器件,诸如晶体管 ...
【技术保护点】
1.一种处理基板的方法,包括以下步骤:将图案化基板传送到基板处理区域,其中所述图案化基板具有定位于高深宽比特征的底部处的暴露的含硅表面,所述高深宽比特征的深度是所述高深宽比特征的宽度的十倍以上;通过使用等离子体蚀刻处理来将氧化物从所述暴露的含硅表面去除,包含以下步骤:将含氟前驱物和惰性气体流入所述基板处理区域,同时施加等离子体功率以形成氟离子和惰性气体离子;及以所述氟离子和所述含氢离子蚀刻所述含硅表面,同时施加偏压至所述基板以将氧化物去除并形成经蚀刻的含硅表面;及在所述经蚀刻的含硅表面上形成外延层,其中在所述图案化基板不暴露于大气的条件下施行所述等离子体蚀刻处理及所述形成外延层的步骤。
【技术特征摘要】
【国外来华专利技术】2015.12.18 US 62/269,390;2015.12.18 US 62/269,4561.一种处理基板的方法,包括以下步骤:将图案化基板传送到基板处理区域,其中所述图案化基板具有定位于高深宽比特征的底部处的暴露的含硅表面,所述高深宽比特征的深度是所述高深宽比特征的宽度的十倍以上;通过使用等离子体蚀刻处理来将氧化物从所述暴露的含硅表面去除,包含以下步骤:将含氟前驱物和惰性气体流入所述基板处理区域,同时施加等离子体功率以形成氟离子和惰性气体离子;及以所述氟离子和所述含氢离子蚀刻所述含硅表面,同时施加偏压至所述基板以将氧化物去除并形成经蚀刻的含硅表面;及在所述经蚀刻的含硅表面上形成外延层,其中在所述图案化基板不暴露于大气的条件下施行所述等离子体蚀刻处理及所述形成外延层的步骤。2.如权利要求1所述的方法,其中所述惰性气体选自以下所组成的群组中:氩(Ar)、氪(Kr)、氙(Xe)及以上各者的组合。3.如权利要求2所述的方法,其中所述含氟前驱物选自以下所组成的群组中:双原子氟(F2)、单原子氟(F)、三氟化氮(NF3)、五氟化氮(NF5)、六氟化硫(SF6)、二氟化氙(XeF2)、四氟化碳(CF4)、八氟环丁烷(C4F8)、三氟甲烷(CHF3)、氟化氢(HF)及以上各者的组合。4.如权利要求3所述的方法,其中所述等离子体是电感耦合等离子体。5.如权利要求1所述的方法,其中所述含氟前驱物和所述惰性气体的流动速率使得惰性气体比氟的原子流量比介于80:1至150:1之间。6.如权利要求1所述方法,其中所述图案化基板维持在约20摄氏度至约50摄氏度之间的温度。7.如权利要求1所述的方法,其中所述等离子体蚀刻处理是在约5mTorr至约80mTorr之间的压力下施行。8.一种处理基板的方法,包括以下步骤:将图案化基板传送到基板处理区域,其中所述图案化基板具有定位于高深宽比特征的底部处的暴露的含硅表面,所述高深宽比特征的深度是所述高深宽比特征的宽度的十倍以上;通过使用第一等离子体蚀刻处理来将氧化物从所述暴露的含硅表面去除,包含以下步骤:将三氟化氮(NF3)和氩气流入所述基板处理区域,同时施加等离子体功率以形成含氟离子和氩离子,其中NF3和氩气的流动速率导致氩气比NF3的原子流量比介于80:1至150:1之间;及以所述氟离子和所述氩离子蚀刻所述含硅表面,同时施加偏压...
【专利技术属性】
技术研发人员:彼得·斯通,克里斯托弗·S·奥尔森,郭塘坊,谢平汉,丁震文,
申请(专利权)人:应用材料公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。