The embodiment of the disclosure includes a tungsten silicide film and a method for depositing a tungsten silicide film. In some implementations, a thin film microelectronic device consists of a semiconductor substrate with a tungsten grid electrode stacked with a tungsten grid electrode stacked containing a tungsten oxide film with a chemical formula of WxSiyNz, in which X is about 19 to about 22 atomic percentages, y is about 57 to about 61 atomic percentages, and Z is about 15 to 15. About 20 percent of the atom. In some embodiments, a method of processing a substrate placed in a physical vapor deposition (PVD) chamber comprises exposing a substrate with a gate insulating layer to a plasma, which is formed by a first processing gas, the first treated gas containing nitrogen and argon, and a target splash from the treatment volume of the PVD chamber. Silicon and tungsten materials are deposited on the top of the gate insulating layer as described above; and the massive tungsten layer is deposited on the top of the tungsten silicide layer.
【技术实现步骤摘要】
【国外来华专利技术】氮硅化钨膜及其形成方法
本公开内容的实施方式一般地涉及基板处理系统和方法,并且尤其是,涉及氮硅化钨膜和沉积氮硅化钨膜的方法。
技术介绍
在包括动态随机存取存储器(DRAM)的集成电路的制作中,钨(W)经常地被用作栅极导体材料。然而,将钨整合进入半导体处理涉及若干重大挑战。例如,典型的钨栅极电极堆叠的制造涉及例如由热氧化法或化学气相沉积法(CVD)而将栅极氧化物层形成在硅基板上。后续沉积的块状(bulk)钨膜对该栅极氧化物层有相对差的粘附力。因此,在将该块状钨膜沉积之前,粘附层(即胶层)先沉积在该栅极氧化物层上,该粘附层诸如硅化钨(WSi)或氮化钨(WN)。然而,专利技术人已观察到,该粘附层常常对底下的氧化物和后续沉积的块状钨材显示出令人不满意的粘附力,并且也无法提供适合的该栅极堆叠的电阻率。因此,专利技术人提供了改进的氮硅化钨膜和沉积氮硅化钨膜的方法,在非限制性的示例中,该膜用作DRAM应用中的粘附层。
技术实现思路
本公开内容的实施方式包括氮硅化钨膜和沉积氮硅化钨膜的方法。在一些实施方式中,一种薄膜微电子器件包括基板,该基板具有钨栅极电极堆叠,该钨栅极电极堆叠包含氮硅化钨膜,该氮硅化钨膜具有WxSiyNz的化学式,其中x是约19至约22原子百分比,y是约57至约61原子百分比,z是约15至约20原子百分比。在一些实施方式中,一种处理安置于物理气相沉积腔室的基板的方法包括:将具有栅极绝缘层的基板暴露于等离子体,该等离子体由第一处理气体形成,该第一处理气体包含氮和氩;和从安置于该PVD腔室的处理容积内的靶材溅射硅和钨材料;将氮硅化钨膜沉积在该栅极绝缘层顶上,该氮 ...
【技术保护点】
1.一种薄膜微电子器件,包括:基板,所述基板具有钨栅极电极堆叠,所述钨栅极电极堆叠包含氮硅化钨膜,所述氮硅化钨膜具有WxSiyNz的化学式,其中x是约19至约22原子百分比,y是约57至约61原子百分比,z是约15至约20原子百分比。
【技术特征摘要】
【国外来华专利技术】2015.09.11 US 62/217,443;2015.11.11 US 14/938,5591.一种薄膜微电子器件,包括:基板,所述基板具有钨栅极电极堆叠,所述钨栅极电极堆叠包含氮硅化钨膜,所述氮硅化钨膜具有WxSiyNz的化学式,其中x是约19至约22原子百分比,y是约57至约61原子百分比,z是约15至约20原子百分比。2.如权利要求1所述的薄膜微电子器件,其中所述钨栅极电极堆叠进一步包含栅极氧化物层与所述氮硅化钨膜,所述栅极氧化物层位于所述基板顶上,且所述氮硅化钨膜安置于所述栅极氧化物层顶上。3.如权利要求1所述的薄膜微电子器件,其中所述钨栅极电极堆叠进一步包含下列任一者:钨层,所述钨层安置于所述氮硅化钨膜顶上;或者氮化钨层,所述氮化钨层安置于所述氮硅化钨膜顶上,其中所述氮化钨层具有化学式WNx,其中x大于0并且少于约50原子百分比。4.如权利要求3所述的薄膜微电子器件,其中所述钨层或氮化钨层的厚度是约2000埃至约5000埃。5.如权利要求1所述的薄膜微电子器件,其中所述氮硅化钨膜的厚度为约20埃至约50埃。6.如权利要求1至5任一项所述的薄膜微电子器件,其中所述钨栅极电极堆叠具有约7.17μ’Ω‐cm至约7.27μ’Ω‐cm的电阻率。7.一种处理安置于物理气相沉积(PVD)腔室中的基板的方法,包括:将具有栅极绝缘层的基板暴露于等离子体,所述等离子体由第一处理气...
【专利技术属性】
技术研发人员:乔斯林甘·罗摩林甘,拉尹库曼·雅卡尔尤,雷建新,王志勇,
申请(专利权)人:应用材料公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。