高压元件及其制造方法技术

本发明专利技术提出一种高压元件及其制造方法。高压元件包含：半导体基板、绝缘结构、栅极、本体区、阱、源极与漏极、以及轻掺杂扩散(lightly doped diffusion,LDD)区。其中，绝缘结构形成于半导体基板的上表面上，用以定义元件区。轻掺杂扩散区形成于元件区中的阱上，于横向上，轻掺杂扩散区介于栅极与漏极之间，且轻掺杂扩散区不与漏极邻接。

High pressure components and their manufacturing methods

The invention provides a high-voltage element and a manufacturing method thereof. The high voltage components include: semiconductor substrate, insulation structure, gate, body area, well, source and drain, and light doped diffusion (lightly doped diffusion, LDD). The insulation structure is formed on the upper surface of the semiconductor substrate to define the element area. The light doped diffusion zone is formed in a well in the element region. In the transverse direction, the light doping diffusion zone is between the gate and the drain, and the light doping diffusion zone is not adjacent to the leakage.

【技术实现步骤摘要】
高压元件及其制造方法
本专利技术涉及一种高压元件及其制造方法，特别是指一种能够提高不导通操作时的崩溃防护电压的高压元件及其制造方法。
技术介绍
图1A与图1B分别显示一种现有高压元件100的剖视示意图与俯视示意图。其中，所谓的高压元件，指于正常操作时，施加于漏极的电压高于5V；一般而言，高压元件的漏极与栅极间，具有漂移区12a(如图1A中虚线范围所示意)，将漏极与栅极分隔，且漂移区的横向长度根据正常操作时所承受的操作电压而调整。如图1A与图1B所示，LDMOS元件100包含：阱12、隔绝氧化区13、场氧化区14、本体区16、栅极17、源极18、与漏极19。其中，阱12的导电型为N型，形成于基板11上，隔绝氧化区13为区域氧化(localoxidationofsilicon,LOCOS)结构，以定义操作区13a，作为高压元件100操作时主要的作用区。操作区13a的范围由图1B中，粗黑虚线框所示意。栅极17覆盖部分场氧化区14。为使高压元件100的导通电阻下降，可减少隔绝氧化区13与场氧化区14的厚度，但如此一来，高压元件100的崩溃防护电压将会下降，限制了高压元件100的应用范围；而为使高压元件100的耐压(withstandvoltage)提高，可增加隔绝氧化区13与场氧化区14的厚度，但如此一来，高压元件100的导通电阻将会提高，操作的速度降低，降低元件的性能。有鉴于此，本专利技术提出一种能够提高不导通操作时的崩溃防护电压但不影响导通电阻的高压元件及其制造方法。
技术实现思路
本专利技术的目的在于克服现有技术的不足与缺陷，提出一种能够提高不导通操作时的崩溃防护电压但不影响导通电阻的高压元件及其制造方法。为达上述目的，就其中一观点言，本专利技术提供了一种高压元件，包含：一半导体基板，于一垂直方向上，具有相对的一上表面与一下表面；一绝缘结构，形成于该上表面上，用以定义一元件区；一栅极，形成于该半导体基板的该上表面上的该元件区中；一本体区，具有一第一导电型，形成于该上表面下的该元件区中，且部分该本体区位于该栅极正下方；一阱，具有一第二导电型，形成于该上表面下的该元件区中，该阱于一横向上与该本体区邻接，而形成一接面，且该接面位于该栅极正下方；一源极与一漏极，具有该第二导电型，形成于该上表面下的该元件区中，分别位于该栅极下方的外部靠近该本体区侧与远离该本体区侧，且该漏极与该栅极间，由该阱分开；以及一轻掺杂扩散(lightlydopeddiffusion,LDD)区，具有该第一导电型，形成于该上表面下的该元件区中的该阱上，于该横向上，该LDD区介于该栅极与该漏极之间，且该LDD区不与该漏极邻接。为达上述目的，就另一观点言，本专利技术提供了一种高压元件制造方法，包含：提供一半导体基板，于一垂直方向上，其具有相对的一上表面与一下表面；形成一绝缘结构于该上表面上，用以定义一元件区；形成一栅极于该半导体基板的该上表面上的该元件区中；形成一本体区于该上表面下的该元件区中，该本体区具有一第一导电型，且部分该本体区位于该栅极正下方；形成一阱于该上表面下的该元件区中，该阱具有一第二导电型，且该阱于一横向上与该本体区邻接，而形成一接面，且该接面位于该栅极正下方；形成一源极与一漏极于该上表面下的该元件区中，该源极与该漏极具有该第二导电型，分别位于该栅极下方的外部靠近该本体区侧与远离该本体区侧，且该漏极与该栅极间，由该阱分开；以及形成一轻掺杂扩散(lightlydopeddiffusion,LDD)区于该上表面下的该元件区中的该阱上，该LDD区具有该第一导电型，于该横向上，该LDD区介于该栅极与该漏极之间，且该LDD区不与该漏极邻接。在一种较佳的实施型态中，该高压元件还包含一场氧化区，形成于该上表面上的该元件区中，且部分该场氧化区位于该栅极正下方，且其他部分的场氧化区位于该栅极与该漏极之间。在一种较佳的实施型态中，该LDD区在横向上的两侧与该场氧化区邻接。在一种较佳的实施型态中，该LDD区由剖视图视之，其深度自该半导体基板的该上表面开始沿着该垂直方向而向下计算，不深于该场氧化区。在一种较佳的实施型态中，该高压元件还包含一轻掺杂阱，具有该第二导电型，形成于该上表面下的该元件区中，该轻掺杂阱于该横向上的两侧与该阱连接，且该轻掺杂阱的第二导电型杂质浓度低于该阱的第二导电型杂质浓度。在一种较佳的实施型态中，该LDD区完全不位于该栅极正下方。在一种较佳的实施型态中，该LDD区于导通及不导通操作时浮接。以下通过具体实施例详加说明，当更容易了解本专利技术的目的、
技术实现思路
、特点及其所达成的功效。附图说明图1A与图1B分别显示一种现有技术高压元件100的剖视示意图与俯视示意图；图2A-2I显示本专利技术的第一个实施例；图3A-3I显示本专利技术的第二个实施例；图4A-4I显示本专利技术的第三个实施例；图5A-5B显示本专利技术的第四个实施例；图6A-6B显示本专利技术的第五个实施例；图7显示本专利技术的第六个实施例；图8示出本专利技术相较于现有技术能够提高不导通操作时的崩溃防护电压的电性示意图；图9A-9B分别示出现有技术与本专利技术的撞击游离分析分布图。图中符号说明100,200,300,400,500,600,700高压元件11,21半导体基板12,22阱12a漂移区13,23绝缘结构13a,23a操作区14,24场氧化区16,26本体区17,27栅极18,28源极19,29漏极21a上表面21b下表面22a轻掺杂阱25LDD区25a,26a光阻层PN0,PN1,PN2PN接面具体实施方式有关本专利技术的前述及其他
技术实现思路
、特点与功效，在以下配合参考图式的一较佳实施例的详细说明中，将可清楚的呈现。本专利技术中的图式均属示意，主要意在表示工艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。请参考图2A-2I，其显示本专利技术的第一个实施例。如图2A所示，首先提供一半导体基板21，其例如但不限于为P型硅基板。如图2A所示，半导体基板21于一垂直方向(如图中实线箭头所示意)上，具有相对的一上表面21a与一下表面21b。接着，如图2B所示，形成阱22于上表面21a下，阱22例如但不限于具有N型导电型。接着，如图2C所示，形成绝缘结构23于上表面21a(如图中虚线所示意)上，以此定义元件区23a。在一实施例中，绝缘结构23例如但不限于可为图标的区域氧化(localoxidationofsilicon,LOCOS)结构。在另一实施例中，绝缘结构23亦可为其他形式的隔离结构，例如但不限于可为一浅沟槽绝缘(shallowtrenchisolation,STI)结构。图2D显示对应剖视示意图图2C的俯视示意图。如图所示，绝缘结构23例如但不限于为一环型结构，以定义环型结构中的元件区23a。接下来，请参阅图2E，例如利用光阻层26a为屏蔽，将P型杂质掺杂至上表面21a下的元件区23a中，以形成本体区26。其中，可利用例如但不限于离子植入技术，将P型杂质，以加速离子的形式，如图2E中虚线箭号所示意，植入元件区23a中，以形成本体区26。接着，如图2F所示，例如利用光阻层25a为屏蔽，将P型杂质掺杂至上表面21a下的元件区23a中，以形成轻掺杂扩散(lightlydopeddiffusion,LDD)区本文档来自技高网...

【技术保护点】
1.一种高压元件，其特征在于，包含：一半导体基板，于一垂直方向上，具有相对的一上表面与一下表面；一绝缘结构，形成于该上表面上，用以定义一元件区；一栅极，形成于该半导体基板的该上表面上的该元件区中；一本体区，具有一第一导电型，形成于该上表面下的该元件区中，且部分该本体区位于该栅极正下方；一阱，具有一第二导电型，形成于该上表面下的该元件区中，该阱于一横向上与该本体区邻接，而形成一接面，且该接面位于该栅极正下方；一源极与一漏极，具有该第二导电型，形成于该上表面下的该元件区中，分别位于该栅极下方的外部靠近该本体区侧与远离该本体区侧，且该漏极与该栅极间，由该阱分开；以及一轻掺杂扩散LDD区，具有该第一导电型，形成于该上表面下的该元件区中的该阱上，于该横向上，该LDD区介于该栅极与该漏极之间，且该LDD区不与该漏极邻接。

【技术特征摘要】
2017.01.09 TW 1061005541.一种高压元件，其特征在于，包含：一半导体基板，于一垂直方向上，具有相对的一上表面与一下表面；一绝缘结构，形成于该上表面上，用以定义一元件区；一栅极，形成于该半导体基板的该上表面上的该元件区中；一本体区，具有一第一导电型，形成于该上表面下的该元件区中，且部分该本体区位于该栅极正下方；一阱，具有一第二导电型，形成于该上表面下的该元件区中，该阱于一横向上与该本体区邻接，而形成一接面，且该接面位于该栅极正下方；一源极与一漏极，具有该第二导电型，形成于该上表面下的该元件区中，分别位于该栅极下方的外部靠近该本体区侧与远离该本体区侧，且该漏极与该栅极间，由该阱分开；以及一轻掺杂扩散LDD区，具有该第一导电型，形成于该上表面下的该元件区中的该阱上，于该横向上，该LDD区介于该栅极与该漏极之间，且该LDD区不与该漏极邻接。2.如权利要求1所述的高压元件，其中，还包含一场氧化区，形成于该上表面上的该元件区中，且部分该场氧化区位于该栅极正下方，且其他部分的场氧化区位于该栅极与该漏极之间。3.如权利要求2所述的高压元件，其中，该LDD区在横向上的两侧与该场氧化区邻接。4.如权利要求2所述的高压元件，其中，该LDD区由剖视图视之，其深度自该半导体基板的该上表面开始沿着该垂直方向而向下计算，不深于该场氧化区。5.如权利要求1所述的高压元件，其中，还包含一轻掺杂阱，具有该第二导电型，形成于该上表面下的该元件区中，该轻掺杂阱于该横向上的两侧与该阱连接，且该轻掺杂阱的第二导电型杂质浓度低于该阱的第二导电型杂质浓度。6.如权利要求1所述的高压元件，其中，该LDD区完全不位于该栅极正下方。7.如权利要求1所述的高压元件，其中，该LDD区于导通及不导通操作时浮接。8....

【专利技术属性】
技术研发人员：蔡宗颖，游焜煌，黄宗义，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：中国台湾,71