NMOS器件及其制备方法以及显示装置制造方法及图纸

本发明专利技术提供一种NMOS器件及其制备方法以及显示装置，该制备方法包括：在基板上形成半导体图案；在基板上形成覆盖半导体图案的栅极绝缘层；在栅极绝缘层上形成第一导电层，经过刻蚀后形成第一栅极；以第一栅极作为掩模，对半导体图案进行第一掺杂；在栅极绝缘层上形成第二导电层，经过刻蚀后形成第二栅极并且第二栅极包覆第一栅极；以第二栅极作为掩模，对半导体图案进行第二掺杂；在栅极绝缘层上形成层间介电层；形成贯穿层间介电层和栅极绝缘层的过孔；形成源极和漏极，源极和漏极分别通过过孔与半导体图案连接。本发明专利技术的NMOS器件采用叠层栅极结构，在形成叠层的同时可以完美匹配离子注入工艺，避免了在离子掺杂过程中使用光刻胶所导致的碳化问题。

NMOS devices and their preparation methods and display devices

The invention provides an NMOS device and a preparation method and a display device. The preparation method includes forming a semiconductor pattern on a substrate, forming a gate insulating layer covering a semiconductor pattern on a substrate, forming a first conductive layer on the gate insulating layer, forming a first gate after etching, and using the first gate as a mask. First doping on the semiconductor pattern; forming a second conductive layer on the gate insulating layer, forming the second gate after etching and the second gate covering the first grid; using the second gate as the mask, the semiconductor pattern is second doped, the interlayer dielectric layer is formed on the gate insulating layer, and the interlayer dielectric is formed. Through the through hole, the source and drain electrodes are connected to the semiconductor pattern through the through hole. The NMOS device of the invention uses a laminated gate structure, which can perfectly match the ion implantation process at the same time, and avoid the carbonization problem caused by the use of photoresist in the ion doping process.

【技术实现步骤摘要】
NMOS器件及其制备方法以及显示装置
本专利技术涉及半导体领域，特别涉及一种NMOS器件及其制备方法和包括该NMOS器件的显示装置。
技术介绍
N型金属-氧化物-半导体(NMOS)晶体管是集成电路中最常见的元件之一，其包含源区及漏区，源区及漏区之间为沟道区，沟道区上方为绝缘层和栅极。作为一种开关器件，其存在导通和截止两种状态，内部为单一载流子参与导电，是一种单极型器件。其工作原理比较简单，源区和漏区为相同导电类型的区域，沟道区为与源漏区相反导电类型的区域，通过控制栅极上的电压使沟道区的导电类型反型而使器件形成导通或截止。NMOS的制备过程中需要对源区、漏区进行轻掺杂，对沟道区进行N型重掺杂，在对选择区域进行掺杂时不可避免地使用光刻胶对其它区域进行遮挡，而高剂量的掺杂会造成光刻胶过热，进而导致光刻胶碳化，难以清洗去除。此外，目前NMOS中常用的栅极通常为单层栅极，例如单层Mo结构，其电阻通常较高，NMOS器件的能耗较大。
技术实现思路
针对现有技术存在的问题，本专利技术提供一种具有叠层栅极结构的NMOS器件，优化了NMOS器件的制备工艺，同时降低了能耗。为实现上述目的，本专利技术采取如下技术方案：一种NMOS器件的制备方法，包括：在基板上形成非晶硅层；对所述非晶硅层进行处理，将其转换为多晶硅层；对所述多晶硅层进行刻蚀，形成半导体图案；在基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述半导体图案；在所述栅极绝缘层上形成第一导电层，经过刻蚀后在所述半导体图案的上方形成第一栅极；以所述第一栅极作为掩模，对所述半导体图案进行第一掺杂；在所述栅极绝缘层上形成第二导电层，经过刻蚀后在所述半导体图案的上方形成第二栅极并且所述第二栅极包覆所述第一栅极；以所述第二栅极作为掩模，对所述半导体图案进行第二掺杂；在所述栅极绝缘层上形成层间介电层；形成贯穿所述层间介电层和所述栅极绝缘层的过孔；以及形成源极和漏极，所述源极和所述漏极分别通过所述过孔与所述半导体图案连接。在本专利技术的制备方法的一个实施方式中，还包括在所述基板上形成缓冲层，所述非晶硅层形成于所述缓冲层之上。在本专利技术的制备方法的另一个实施方式中，所述第一掺杂为LDD掺杂，所述第二掺杂为N+掺杂。在本专利技术的制备方法的另一个实施方式中，所述第一导电层的材料为Al，所述第二导电层的材料为Mo。在本专利技术的制备方法的另一个实施方式中，所述第二栅极的宽度大于所述第一栅极的宽度。在本专利技术的制备方法的另一个实施方式中，还包括在所述源极、所述漏极以及所述层间介电层上形成平坦化层，以及在所述平坦化层上形成电极层，所述电极层与所述源极或所述漏极连接。另一方面，本专利技术还提供一种NMOS器件，包括：基板；缓冲层，设置于所述基板上；半导体图案，设置于所述缓冲层上；栅极绝缘层，设置于所述缓冲层上并覆盖所述半导体图案；第一栅极，设置于所述栅极绝缘层上并位于所述半导体图案的上方；第二栅极，设置于所述栅极绝缘层上并包覆所述第一栅极；层间介电层，设置于所述栅极绝缘层上并覆盖所述第一栅极和所述第二栅极；以及源极和漏极，通过贯穿所述层间介电层和所述栅极绝缘层的过孔与所述半导体图案连接。在本专利技术的NMOS器件的一个实施方式中，所述第一栅极的材料为Al，所述第二栅极的材料为Mo。在本专利技术的NMOS器件的另一个实施方式中，还包括平坦化层和电极层，所述平坦化层设置于所述源极、所述漏极以及所述层间介电层上，所述电极层设置于所述平坦化层上并且所述电极层与所述源极或所述漏极连接。再一方面，本专利技术提供一种显示装置，所述显示装置包括上述NMOS器件。本专利技术的NMOS器件采用叠层栅极结构，在形成叠层的同时可以完美匹配离子注入工艺，避免了在离子掺杂过程中使用光刻胶所导致的碳化问题，同时叠层栅极中引入低电阻材料，可进一步降低NMOS器件的能耗。附图说明图1-图4为本专利技术一个实施方式的NMOS器件的制备工艺流程图。其中，附图标记说明如下：110：基板120：缓冲层130：半导体图案131：沟道区132：LDD掺杂区133：N+掺杂区140：栅极绝缘层151：第一栅极152：第二栅极160：层间介电层170：过孔180：源极/漏极190：平坦化层200：电极层具体实施方式下面根据具体实施例对本专利技术的技术方案做进一步说明。本专利技术的保护范围不限于以下实施例，列举这些实例仅出于示例性目的而不以任何方式限制本专利技术。需了解的是，在此公开的附图并未必按照实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本专利技术实施例的特征。此外，附图中的结构及装置是以示意的方式绘示，以便清楚表现出本专利技术实施例的特征。图1-图4为本专利技术一个实施方式的NMOS器件的制备工艺流程图。如图1所示，首先在基板110上形成缓冲层120。基板110可为玻璃基板，例如石英玻璃、无碱玻璃等，也可为硅片、聚酰亚胺或塑料等材质。缓冲层120可为氧化硅(SiOx)层，或者为氮化硅(SiNx)层和氧化硅(SiOx)层的叠层，其用于防止基板110中所含的杂质污染半导体图案130。缓冲层120可通过例如等离子增强化学气相沉积(PECVD)的方法沉积得到。之后在缓冲层120上形成非晶硅层，可通过等离子体增强化学气相沉积(PECVD)方法形成非晶硅层。由于具有低处理温度和快沉积速度，因此PECVD方法有利于增强处理速度和降低薄膜晶体管制造工艺的成本。当使用PECVD形成非晶硅层时，硅烷气体(SiH4)用作源气体。在这种情况下，在形成非晶硅层的工艺期间，在非晶硅层中含有大量氢。氢具有高气相压力，使得氢易于蒸发。具体地，在通过结晶化非晶硅层形成多晶硅层的工艺期间，将高能量激光照射到非晶硅层上时，非晶硅层可熔化且氢可经由熔化的非晶硅层表面蒸发。这种情况下，氢渗入到熔化的非晶硅层表面使得表面粗糙，且熔化的非晶硅层被结晶化以被原样硬化，因此多晶硅层具有粗糙表面。多晶硅层的粗糙表面干扰电荷经由多晶硅层的移动，这会劣化晶体管的器件特性。为了解决上述问题，在结晶化非晶硅层之前执行去除非晶硅层中的氢的脱氢工艺。可通过将接近400℃的热施加到非晶硅层执行脱氢工艺，使得来自非晶硅层的氢逸出。通过脱氢工艺去除氢，从而解决由于结晶化非晶硅层的工艺期间的氢导致的膜特性劣化的问题。脱氢工艺之后，对非晶硅层进行激光晶化工艺，例如可采用准分子激光法进行晶化，使非晶硅层转换为多晶硅层，之后对多晶硅层进行进行光刻和刻蚀，形成多个图案化的多晶硅(p-Si)，即半导体图案130，如图1所示，左侧的半导体图案作为N-TFT的半导体层，右侧的半导体图案作为像素TFT的半导体层，但本专利技术不限于此。接下来在缓冲层120上形成栅极绝缘层140，并且栅极绝缘层140完全覆盖多个半导体图案130。栅极绝缘层140的材料可为氧化硅(SiOx)层或氮化硅层和氧化硅层的叠层，其可利用CVD(化学气相沉积)法所形成，例如低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等。之后如图2所示，在栅极绝缘层140上沉积第一导电层，该第一导电层的材料为Al，厚度约为左右。第一导电层可通过镀膜的方式形成，包括但不限于真空蒸镀、磁控溅射镀膜、离子溅射镀膜等。对该第一导电层进行刻蚀后，在多个半导体图案130的上方对应形成多个第一栅极1本文档来自技高网...

【技术保护点】
1.一种NMOS器件的制备方法，其特征在于，包括：在基板上形成非晶硅层；对所述非晶硅层进行处理，将其转换为多晶硅层；对所述多晶硅层进行刻蚀，形成半导体图案；在基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述半导体图案；在所述栅极绝缘层上形成第一导电层，经过刻蚀后在所述半导体图案的上方形成第一栅极；以所述第一栅极作为掩模，对所述半导体图案进行第一掺杂；在所述栅极绝缘层上形成第二导电层，经过刻蚀后在所述半导体图案的上方形成第二栅极并且所述第二栅极包覆所述第一栅极；以所述第二栅极作为掩模，对所述半导体图案进行第二掺杂；在所述栅极绝缘层上形成层间介电层；形成贯穿所述层间介电层和所述栅极绝缘层的过孔；以及形成源极和漏极，所述源极和所述漏极分别通过所述过孔与所述半导体图案连接。

【技术特征摘要】
1.一种NMOS器件的制备方法，其特征在于，包括：在基板上形成非晶硅层；对所述非晶硅层进行处理，将其转换为多晶硅层；对所述多晶硅层进行刻蚀，形成半导体图案；在基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述半导体图案；在所述栅极绝缘层上形成第一导电层，经过刻蚀后在所述半导体图案的上方形成第一栅极；以所述第一栅极作为掩模，对所述半导体图案进行第一掺杂；在所述栅极绝缘层上形成第二导电层，经过刻蚀后在所述半导体图案的上方形成第二栅极并且所述第二栅极包覆所述第一栅极；以所述第二栅极作为掩模，对所述半导体图案进行第二掺杂；在所述栅极绝缘层上形成层间介电层；形成贯穿所述层间介电层和所述栅极绝缘层的过孔；以及形成源极和漏极，所述源极和所述漏极分别通过所述过孔与所述半导体图案连接。2.根据权利要求1所述的制备方法，其特征在于，还包括在所述基板上形成缓冲层，所述非晶硅层形成于所述缓冲层之上。3.根据权利要求1所述的制备方法，其特征在于，所述第一掺杂为LDD掺杂，所述第二掺杂为N+掺杂。4.根据权利要求1所述的制备方法，其特征在于，所述第一导电层的材料为Al，所述第二导电层的材料为Mo。5.根据权利要求1所述的制备方法，其特征在于，所...

【专利技术属性】
技术研发人员：强朝辉，全祥皓，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11