一种P型薄膜晶体管及其制备方法技术

技术编号:18459910 阅读:47 留言:0更新日期:2018-07-18 13:09
本发明专利技术提供一种P型薄膜晶体管及其制备方法,该方法包括下述步骤:在缓冲层上形成P型材料有源层;在有源层上形成栅极绝缘层;在栅极绝缘层上沉积金属形成栅极金属层;在栅极金属层上形成光阻层,并图形化光阻层;对栅极金属层进行刻蚀形成栅极,使得栅极在图形化的光阻层上的投影位于图形化的光阻层内;利用图形化的光阻层作为阻挡层,对栅极绝缘层进行刻蚀,使得栅极在栅极绝缘层上的投影位于栅极绝缘层内,栅极绝缘层在有源层上的投影位于有源层内;将有源层上位于刻蚀后的栅极绝缘层下方的两侧区域进行导体化处理;在有源层上的导体化区域上形成源极和漏极。本发明专利技术可以降低P型薄膜晶体管的寄生电容,减小P型薄膜晶体管的漏电流。

A P thin film transistor and its preparation method

The invention provides a P type thin film transistor and a preparation method. The method comprises the following steps: forming an active layer of P type material on a buffer layer, forming a gate insulating layer on the active layer, depositing metal to form a gate metal layer on the gate insulating layer, forming a photoresist layer on the gate metal layer, and graphing the photoresist layer; a grid of grids; The polar metal layer is etched to form the gate, so that the grid projection on the graphical photoresist is located in the graphical photoresist layer, and the graphical optical resistance layer is used as the barrier layer to etch the gate insulating layer, so that the grid projection on the gate insulating layer is located in the gate edge layer, and the gate insulating layer is on the active layer. The projection is located in the active layer, and the two sides of the active layer under the etched gate insulating layer are processed, and the source and drain are formed on the conductor area on the active layer. The invention can reduce the parasitic capacitance of the P type thin film transistor and reduce the leakage current of the P type thin film transistor.

【技术实现步骤摘要】
一种P型薄膜晶体管及其制备方法
本专利技术涉及半导体
,尤其涉及一种P型薄膜晶体管及其制备方法。
技术介绍
在传统TFT-LCD(薄膜晶体管液晶显示器)面板中,薄膜晶体管的有源层一般采用N型材料(如铟镓锌氧化物,氧化铟锡锌),因此在TFT-LCD面板中,采用N型薄膜晶体管较多。而在AMOLED(Active-matrixorganiclightemittingdiode,有源矩阵有机发光二极体或主动矩阵有机发光二极体)面板中,采用P型薄膜晶体管较多。随着显示面板尺寸增大以及高分辨率的要求,降低P型薄膜晶体管的寄生电容,以减小P型薄膜晶体管的漏电流,更有助于实现AMOLED面板的高分辨率要求。
技术实现思路
为解决上述技术问题,本专利技术提供一种P型薄膜晶体管及其制备方法,可以降低P型薄膜晶体管的寄生电容,减小P型薄膜晶体管的漏电流。本专利技术提供的一种P型薄膜晶体管的制备方法,包括下述步骤:在缓冲层上形成P型材料有源层;在所述有源层上形成栅极绝缘层;在所述栅极绝缘层上沉积金属形成栅极金属层;在所述栅极金属层上形成光阻层,并图形化所述光阻层;对所述栅极金属层进行刻蚀形成栅极,使得所述栅极在图形化的光阻层上的投影位于图形化的光阻层内;利用图形化的光阻层作为阻挡层,对所述栅极绝缘层进行刻蚀,使得所述栅极在所述栅极绝缘层上的投影位于所述栅极绝缘层内,所述栅极绝缘层在所述有源层上的投影位于所述有源层内;将所述有源层上位于刻蚀后的栅极绝缘层下方的两侧区域进行导体化处理;在所述有源层上的导体化区域上形成源极和漏极。优选地,还包括下述步骤:在所述缓冲层上形成层间绝缘层,且所述层间绝缘层覆盖所述栅极;在所述层间介质层上形成两个过孔,且所述两个过孔位于所述有源层上的导体化区域上方;在所述有源层上的导体化区域上形成源极和漏极,具体为:在所述层间绝缘层上方形成源极和漏极,且所述源极和所述漏极分别通过所述两个过孔与所述有源层上的导体化区域连接。优选地,还包括下述步骤:在所述层间绝缘层上形成钝化层,且所述钝化层覆盖所述源极和所述漏极;其中,所述钝化层的厚度范围为1000~5000埃米,所述钝化层包含至少一层SiOx和/或至少一层SiNx。优选地,所述层间绝缘层的厚度范围为2000~10000埃米;所述层间介质层包含至少一层SiOx和/或至少一层SiNx。优选地,还包括下述步骤:在玻璃基板上形成所述缓冲层;在对所述栅极金属层进行刻蚀形成栅极之后且在所述有源层进行导体化处理前,或者在所述有源层进行导体化处理后去除所述光阻层;所述缓冲层的厚度范围为1000~5000埃米;所述缓冲层包含至少一层SiOx和/或至少一层SiNx。优选地,采用湿法刻蚀的方式对所述栅极金属层进行刻蚀形成所述栅极,采用干法刻蚀的方式对所述栅极绝缘层进行刻蚀,采用黄光定义所述光阻层的图形。优选地,所述有源层的厚度范围为100~1000埃米;所述有源层的材料为铜基氧化物材料,所述铜基氧化物材料,为Cu2O,CuAlO2,LaCuOS中的一种或至少两种;所述源极和所述漏极的厚度范围为2000~8000埃米;所述栅极绝缘层的厚度范围为1000~3000埃米;所述栅极、所述源极以及所述漏极的材料为Mo、Al、Cu、Ti、钼合金、铝合金、铜合金以及钛合金中的一种;所述栅极绝缘层包含至少一层SiOx和/或至少一层SiNx。本专利技术还提供一种P型薄膜晶体管,包括:有源层、栅极绝缘层、栅极、源极以及漏极;所述栅极绝缘层位于所述有源层的上方,所述栅极位于所述栅极绝缘层的上方,且所述栅极在所述栅极绝缘层上的投影位于所述栅极绝缘层内,所述栅极绝缘层在所述有源层上的投影位于所述有源层内;所述有源层包含有两个导体化区域,且所述两个导体化区域位于所述栅极绝缘层下方的两侧;所述源极和所述漏极分别位于所述两个导体化区域的上方,且所述源极和所述漏极分别与所述两个导体化区域连接。优选地,还包括有位于所述有源层上方的层间绝缘层,所述层间绝缘层覆盖所述栅极,所述层间绝缘层上设置有两个过孔,且所述两个过孔分别位于所述两个导体化区域上方,所述源极和所述漏极分别通过所述两个过孔与所述两个导体化区域连接;所述层间介质层的厚度范围为2000~10000埃米;所述层间介质层包含至少一层SiOx和/或至少一层SiNx。优选地,所述有源层的厚度范围为100~1000埃米;所述有源层的材料为铜基氧化物材料,所述铜基氧化物材料为Cu2O,CuAlO2,LaCuOS中的一种或至少两种;所述源极和所述漏极的厚度范围为2000~8000埃米;所述栅极绝缘层的厚度范围为1000~3000埃米;所述栅极、所述源极以及所述漏极的材料为Mo、Al、Cu、Ti、钼合金、铝合金、铜合金以及钛合金中的一种;所述栅极绝缘层包含至少一层SiOx和/或至少一层SiNx。实施本专利技术,具有如下有益效果:相对于现有的P型薄膜晶体管而言,本专利技术提供的P型薄膜晶体管经过刻蚀使得栅极与栅极绝缘层之间产生一段长度差异,即栅极在栅极绝缘层上的投影距离栅极绝缘层的两侧均有一定的距离,而有源层上的导体化区域分别位于栅极绝缘层下方的两侧。本专利技术提供的P型薄膜晶体管采用了顶栅自对准结构,即栅极在有源层上方,且栅极与源极和漏极对应的导体化区域之间不存在交叠区域,可以降低P型薄膜晶体管的寄生电容,P型薄膜晶体管的栅极与栅极绝缘层之间的长度差异有助于降低P型薄膜晶体管的栅极到源极和漏极之间的漏电流。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1是本专利技术提供的形成有源层的示意图。图2是本专利技术提供的形成栅极绝缘层和栅极金属层的示意图。图3是本专利技术提供的形成光阻层的示意图。图4是本专利技术提供的图形化光阻层和刻蚀后的栅极金属层的示意图。图5是本专利技术提供的刻蚀后的栅极绝缘层,以及导体化处理后的有源层的示意图。图6是本专利技术提供的将图5中的光阻层去除后的示意图。图7是本专利技术提供的形成层间绝缘层,以及在层间绝缘层上形成两个过孔的示意图。图8是本专利技术提供的形成源极和漏极的示意图。图9是本专利技术提供的形成钝化层的示意图。具体实施方式本专利技术提供一种P型薄膜晶体管的制备方法,该方法包括下述步骤:如图1所示,在玻璃基板3上沉积缓冲层2,在缓冲层2上形成P型材料有源层11。如图2所示,在有源层11上形成栅极绝缘层12。在栅极绝缘层12上沉积金属形成栅极金属层13’。如图3所示,在栅极金属层13’上形成光阻层14,并图形化光阻层14。对栅极金属层13’进行刻蚀形成栅极13,使得栅极13在图形化的光阻层14上的投影位于图形化的光阻层14内。利用图形化的光阻层14作为阻挡层,对栅极绝缘层12进行刻蚀,使得栅极13在栅极绝缘层12上的投影位于栅极绝缘层12内,栅极绝缘层12在有源层11上的投影位于有源层11内。也即是,利用栅极13自对准继续刻蚀栅极绝缘层12,并调整刻蚀的时间使得刻蚀后的栅极绝缘层12的长度大于栅极13的长度且小于有源层11的长度。刻蚀后的栅极绝缘层12的长度略小于图形化的光阻层1本文档来自技高网...

【技术保护点】
1.一种P型薄膜晶体管的制备方法,其特征在于,包括下述步骤:在缓冲层上形成P型材料有源层;在所述有源层上形成栅极绝缘层;在所述栅极绝缘层上沉积金属形成栅极金属层;在所述栅极金属层上形成光阻层,并图形化所述光阻层;对所述栅极金属层进行刻蚀形成栅极,使得所述栅极在图形化的光阻层上的投影位于图形化的光阻层内;利用图形化的光阻层作为阻挡层,对所述栅极绝缘层进行刻蚀,使得所述栅极在所述栅极绝缘层上的投影位于所述栅极绝缘层内,所述栅极绝缘层在所述有源层上的投影位于所述有源层内;将所述有源层上位于刻蚀后的栅极绝缘层下方的两侧区域进行导体化处理;在所述有源层上的导体化区域上形成源极和漏极。

【技术特征摘要】
1.一种P型薄膜晶体管的制备方法,其特征在于,包括下述步骤:在缓冲层上形成P型材料有源层;在所述有源层上形成栅极绝缘层;在所述栅极绝缘层上沉积金属形成栅极金属层;在所述栅极金属层上形成光阻层,并图形化所述光阻层;对所述栅极金属层进行刻蚀形成栅极,使得所述栅极在图形化的光阻层上的投影位于图形化的光阻层内;利用图形化的光阻层作为阻挡层,对所述栅极绝缘层进行刻蚀,使得所述栅极在所述栅极绝缘层上的投影位于所述栅极绝缘层内,所述栅极绝缘层在所述有源层上的投影位于所述有源层内;将所述有源层上位于刻蚀后的栅极绝缘层下方的两侧区域进行导体化处理;在所述有源层上的导体化区域上形成源极和漏极。2.根据权利要求1所述的P型薄膜晶体管的制备方法,其特征在于,还包括下述步骤:在所述缓冲层上形成层间绝缘层,且所述层间绝缘层覆盖所述栅极;在所述层间介质层上形成两个过孔,且所述两个过孔位于所述有源层上的导体化区域上方;在所述有源层上的导体化区域上形成源极和漏极,具体为:在所述层间绝缘层上方形成源极和漏极,且所述源极和所述漏极分别通过所述两个过孔与所述有源层上的导体化区域连接。3.根据权利要求2所述的P型薄膜晶体管的制备方法,其特征在于,还包括下述步骤:在所述层间绝缘层上形成钝化层,且所述钝化层覆盖所述源极和所述漏极;其中,所述钝化层的厚度范围为1000~5000埃米,所述钝化层包含至少一层SiOx和/或至少一层SiNx。4.根据权利要求2所述的P型薄膜晶体管的制备方法,其特征在于,所述层间绝缘层的厚度范围为2000~10000埃米;所述层间介质层包含至少一层SiOx和/或至少一层SiNx。5.根据权利要求1所述的P型薄膜晶体管的制备方法,其特征在于,还包括下述步骤:在玻璃基板上形成所述缓冲层;在对所述栅极金属层进行刻蚀形成栅极之后且在所述有源层进行导体化处理前,或者在所述有源层进行导体化处理后去除所述光阻层;所述缓冲层的厚度范围为1000~5000埃米;所述缓冲层包含至少一层SiOx和/或至少一层SiNx。6.根据权利要求1所述的P型薄膜晶体管的制备方法,其特征在于,采用湿法刻蚀的方式对所述栅极金属层进行刻蚀形成所述栅极,采用干法刻蚀...

【专利技术属性】
技术研发人员:余明爵徐源竣
申请(专利权)人:深圳市华星光电半导体显示技术有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1