包括内间隔件的纳米片晶体管间隔件的制作方法技术

一种纳米片晶体管的制造方法包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁以及在已经去除所述牺牲层的区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。

Manufacturing method of nanoscale transistor spacers including inner spacers

A method for manufacturing nanoscale transistors consists of a plurality of sacrificial layers and a plurality of channel layers on the substrate, wherein the sacrificial layer and the channel layer are alternately arranged; a plurality of gates are formed on the top of the channel layer, wherein the gates are spaced apart each other; a mask is formed on each of the gates; selectively. The sacrificial layer between the gates is etched, in which the sacrificial layer between the gates is removed by the etch, and the spacer material is deposited along the side wall of the gate and in the area that has been removed, and the spacer material is etched to form side wall spacers along the side wall of the gate and the side wall of the gate and the side wall of the gate is formed and the side wall spacer is formed along the side wall of the gate and An inner spacer is formed between the channel layers.

【技术实现步骤摘要】
包括内间隔件的纳米片晶体管间隔件的制作方法相关申请的交叉引用本申请要求于2017年1月9日在美国专利商标局提交的美国临时申请No.62/443,934的优先权，其公开通过引用全部并入本文。
本专利技术构思涉及制造纳米片晶体管的方法，并且更具体地，涉及制造包括内间隔件的纳米片晶体管间隔件的方法。
技术介绍
由于鳍场效应晶体管(FinFET)中的鳍宽度接近5nm，沟道宽度变化可能引起不期望的变化性和迁移率损失。正在研究纳米片FET作为鳍场效应晶体管的替代品。纳米片FET是多栅极晶体管。在多栅极晶体管中，提供了在衬底上形成的鳍状或纳米线状的硅本体，在所述硅本体的表面上形成栅极。多栅极晶体管包括内间隔件和侧壁间隔件等等。通常通过对侧壁间隔件的附加工艺来形成内间隔件。例如，在制作侧壁间隔件并使源极/漏极区凹陷之后，通过湿法蚀刻或气相蚀刻去除来形成用于内间隔件的空间。然后，通过电介质材料沉积形成内间隔件。在通过选择性外延生长来制造源极/漏极区时，内间隔件的电介质材料被轻微蚀刻以露出沟道材料。然而，由于存在内间隔件的附加电介质材料，因此可以存在可以形成源极/漏极凹部的减小开口区域。此外，由于内间隔件区域由气相蚀刻控制的湿度限定，因此可能无法精确控制内间隔件的厚度。
技术实现思路
在本专利技术构思的示例性实施例中，提供了一种纳米片晶体管的制造方法，所述方法包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁并且在已经去除了所述牺牲层区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。在本专利技术构思的示例性实施例中，提供了一种纳米片晶体管的制造方法，所述方法包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；在所述最上面的沟道层上在栅极之间沉积氧化物层；在PMOS区域中在氧化物层上沉积多晶硅层或氮化物层；去除在所述PMOS区域中在氧化物层上沉积的多晶硅层或氮化物层；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁并且在已经去除了所述牺牲层区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。在本专利技术构思的示例性实施例中，提供了一种纳米片晶体管的制造方法，所述方法包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；在所述最上面的沟道层上在栅极之间沉积氧化物层；在NMOS区域中在氧化物层上沉积多晶硅层或氮化物层；去除在所述NMOS区域中在氧化物层上沉积的多晶硅层或氮化物层；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁并且在已经去除了所述牺牲层区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。附图说明图1A至图1D示出了根据本专利技术构思的示例性实施例的纳米片晶体管的制造方法；图2A至图2F示出了根据本专利技术构思的示例性实施例的纳米片晶体管的制造方法；图3A至图3F示出了根据本专利技术构思的示例性实施例的纳米片晶体管的制造方法；以及图4示出了根据本专利技术构思的示例性实施例的起始结构。具体实施方式现在将下文参考附图更全面地描述本专利技术构思的示例性实施例。然而，本专利技术构思可以用多种不同形式来体现，并且不应当被解释为受到本文阐述的实施例的限制。贯穿说明书和附图，相同附图标记可以表示相同元件。在本专利技术构思的示例性实施例中，公开了同时形成内间隔件和侧壁间隔件的间隔件工艺。为了在纳米片之间制造内间隔件，在利用充当支撑梁和掩模的多晶栅结构制作侧壁间隔件之前，释放纳米片的扩散区域。例如，在本专利技术构思的示例性实施例中，在利用充当支撑梁和掩模的多晶栅结构进行间隔件沉积之前，通过湿法蚀刻或气相蚀刻来形成用于内间隔件的空间。这样，可以在与用于形成侧壁间隔件相同的工艺中形成内间隔件。另外，在释放扩散区域之前在源极/漏极区域上的离子注入工艺使得选择性蚀刻成为可能，这是因为由于离子注入工艺引起的暴露区域的蚀刻速率增加。因此，对内间隔件区域进行更加精细的控制。换句话说，可以更精确地控制内间隔件的厚度和位置。图1A至图1D示出了根据本专利技术构思的示例性实施例的纳米片晶体管的制造方法。具体而言，图1A至图1D示出了用于侧壁间隔件和内间隔件的单一间隔件工艺。对内间隔件的控制通过离子注入工艺和选择性蚀刻来完成。在图1A至图1D中，示出了将单一沟道材料用于NMOS和PMOS的情况。如图1A所示，衬底100具有交替堆叠在其上的层110和120。衬底100可以是例如体硅。替代地，衬底100可以是硅衬底或由其他材料制成的衬底，所述其他材料包括例如锗、硅锗、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓，但本专利技术构思的示例性实施例不限于此。衬底100也可以是在底座衬底上形成的外延层。层110可以是牺牲层，并且层120可以是纳米片沟道层。牺牲层110和沟道层120可以由彼此不同的半导体材料制成。例如，牺牲层110可以由硅锗构成，并且沟道层120可以由硅构成。然而，本专利技术构思不限于此。例如，牺牲层110可以包括半导体材料或结晶的金属材料。在PMOS的情况下，沟道层120可以包括具有高空穴迁移率的材料，并且在NMOS的情况下，沟道层120可以包括具有高电子迁移率的材料。一旦选择了用于牺牲层110和沟道层120的材料，则该工艺包括在衬底100上生长牺牲材料和沟道(或有源)材料的交替层的叠层。当在最上层上使用掩模时，可以通过在牺牲层110和沟道层120的叠层上进行蚀刻工艺来形成鳍结构。鳍结构可以形成在衬底100上并从衬底100突出。然后在鳍结构上形成栅结构130a、130b和130c，以与鳍结构交叉。栅结构130a、130b和130c可以包括多晶硅。然而，本专利技术构思不限于此。在下文中，栅结构130a、130b和130c可以称为多晶栅极，或者是多个。鳍结构的示例如图4中所示。例如，参考图4，示出了沿第一方向延伸的鳍结构410和沿与第一方向交叉的第二方向延伸的栅结构420。应该理解的是，在图4中示出了单栅结构420。对栅结构图案化以形成图1A至图1D中所示的多个栅结构。还应该理解的是，图1A至图1D示出的栅结构的数量仅仅是示例性的。换句话说，可以存在三个以上的栅结构。在形成和图案化栅结构130a、130b和130c之后，可以在栅结构130a、130b和130c的顶表面上沉积硬掩模140a、140b和140c。硬掩模140a、140b和140c可以由氮化硅构成，但是本专利技术构思不限于此。现在参考图1B，在根据本专利技术构思的示例性实施例的方法中，栅结构130a、130b和130c之间的区域可以经受离子本文档来自技高网...

【技术保护点】
1.一种纳米片晶体管的制造方法，包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁以及在已经去除所述牺牲层的区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。

【技术特征摘要】
2017.01.09 US 62/443,934;2017.12.11 US 15/837,6131.一种纳米片晶体管的制造方法，包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁以及在已经去除所述牺牲层的区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。2.根据权利要求1所述的方法，其中所述牺牲层包括硅锗。3.根据权利要求1所述的方法，其中所述沟道层包括硅。4.根据权利要求1所述的方法，其中所述栅极包括多晶硅。5.根据权利要求1所述的方法，其中所述掩模是硬掩模。6.根据权利要求1所述的方法，其中所述掩模包括氮化硅。7.根据权利要求1所述的方法，其中所述蚀刻包括湿法蚀刻。8.根据权利要求1所述的方法，还包括在选择性地蚀刻所述栅极之间的所述牺牲层之前执行离子注入工艺。9.根据权利要求1所述的方法，其中所述间隔件材料包括电介质材料。10.根据权利要求1所述的方法，其中所述间隔件材料包括氮化硅。11.根据权利要求1所述的方法，其中所述侧壁间隔件和所述内间隔件同时形成。12.根据权利要求1所述的方法，其中形成所述内间隔件的区域与源极区或漏极区相对应。13.一种纳米片晶体管的制造方法，包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上...

【专利技术属性】
技术研发人员：姜明吉，宋炫昇，李相遇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR