芯片布线方法技术

本发明专利技术提供了一种芯片布线方法，包括：通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域；获取拥塞区域中的多个标准单元；根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整，能在消除布线拥塞的同时，提升芯片的布线效率。

Chip wiring method

The invention provides a chip wiring method, including: obtaining congestion areas on the chip by layout and wiring of the chip, obtaining multiple standard units in the congestion area, adjusting the location of the multiple standard units according to the location of the congestion area on the chip, and can eliminate the congestion of the wiring while eliminating the congestion. In order to improve the wiring efficiency of the chip.

【技术实现步骤摘要】
芯片布线方法
本专利技术涉及集成电路设计
，特别涉及一种芯片布线方法。
技术介绍
在集成电路物理设计中，布线资源的充分利用可以减小芯片的面积，从而大大降低芯片的成本，提高此产品在市场的竞争力。目前，各种布局布线工具发展的越来越完备，不但提高了芯片设计速度，在布线资源的利用率上也有很大的提高。但布局布线工具通常是以全局芯片为考虑，难免有些小点考虑不周，在实际的布局布线过程中就会出现一些局部拥塞，例如，靠近宏单元(block)的引脚(pin)的区域和靠近block边角的区域等。此时就需要人为的手动干预来解决以上问题，造成芯片的布线效率低且易出现拥塞。
技术实现思路
本专利技术实施例的目的在于提供一种芯片布线方法，以解决芯片的布线效率低且易出现拥塞的问题。为了达到上述目的，本专利技术的实施例提供了一种芯片布线方法，包括：通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域；获取拥塞区域中的多个标准单元；根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整。其中，根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整的步骤，包括：根据拥塞区域在芯片上的位置，确定各标准单元的坐标；根据各标准单元的坐标，对各标准单元的位置进行调整。其中，根据拥塞区域在芯片上的位置，确定各标准单元的坐标的步骤，包括：若拥塞区域位于芯片上靠近第一block的多个引脚的位置，则获取第一block的多个引脚的横坐标，并获取第一block靠近拥塞区域的边界的纵坐标；将获得的多个横坐标依次作为多个标准单元的横坐标；其中，多个横坐标与多个标准单元一一对应；以第一block靠近拥塞区域的边界的纵坐标为起点，按照第一预定步长朝远离第一block的方向移位，得到多个标准单元的纵坐标；其中，按照多个标准单元的横坐标从左至右的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标。其中，在按照多个标准单元的横坐标从左至右的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标的步骤之后，方法还包括：获取芯片上能用于纵向走线的金属层数，以及多个引脚中每相邻两个引脚之间的间距；若拥塞区域位于第一block的下方，则通过公式yn＝y0-n/(L1*k)*h1调整标准单元的纵坐标；其中yn表示第n个标准单元调整后的纵坐标，多个标准单元按照横坐标从左至右的顺序排序，y0表示第一block靠近拥塞区域的边界的纵坐标，L1表示芯片上能用于纵向走线的金属层数，k表示多个引脚中每相邻两个引脚之间的间距与金属线的节距的比值，h1表示第一预定步长；若拥塞区域位于第一block的上方，则通过公式yn＝y0+n/(L1*k)*h1调整标准单元的纵坐标。其中，根据拥塞区域在芯片上的位置，确定各标准单元的坐标的步骤，包括：若拥塞区域位于芯片上靠近第二block的边角的位置，则获取第二block的边角的角点坐标；以角点坐标的横坐标为起点，按照第二预定步长朝远离第二block的方向移位，得到多个标准单元的横坐标；其中将每次移位后的横坐标作为一标准单元的横坐标；以角点坐标的纵坐标为起点，按照第三预定步长朝远离第二block的方向移位，得到多个标准单元的纵坐标；其中按照多个标准单元的横坐标从右至左的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标。其中，在按照多个标准单元的横坐标从右至左的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标的步骤之后，方法还包括：获取第二block靠近拥塞区域的第一边界与拥塞区域靠近第二block的第二边界的第一距离，以及第二block靠近拥塞区域的第三边界与拥塞区域靠近第二block的第四边界的第二距离；若拥塞区域位于第二block的边角的下方，则通过公式xn＝x0-n*h2*L2/L3调整标准单元的横坐标；其中，xn表示第n个标准单元调整后的横坐标，多个标准单元按照横坐标从右至左的顺序排序，x0表示角点坐标的横坐标，h2表示第三预定步长，L2表示第一距离，L3表示第二距离；若拥塞区域位于第二block的边角的上方，则通过公式xn＝x0+n*h2*L2/L3调整标准单元的横坐标。其中，通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域的步骤，包括：通过布局布线工具对芯片进行布局布线获得芯片上布线拥塞的拥塞区域。本专利技术的上述方案至少包括以下有益效果：在本专利技术的实施例中，通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域，并获取该拥塞区域中的多个标准单元，最终根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整，解决了芯片的布线效率低且易出现拥塞的问题，达到了在消除布线拥塞的同时，提升芯片的布线效率的效果。附图说明图1为本专利技术具体实施例中芯片布线方法的流程图；图2为本专利技术具体实施例中图1中步骤103的具体实现方式的流程图；图3为本专利技术具体实施例中block的阵列摆放示意图；图4为本专利技术具体实施例中靠近block的多个引脚的位置的标准单元的摆放示意图；图5为本专利技术具体实施例中梯形结构的变化示意图之一；图6为本专利技术具体实施例中靠近block的边角的位置的标准单元的摆放示意图之一；图7为本专利技术具体实施例中靠近block的边角的位置的标准单元的摆放示意图之二；图8为本专利技术具体实施例中梯形结构的变化示意图之二。具体实施方式下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。如图1所示，本专利技术的具体实施例提供了一种芯片布线方法，包括：步骤101，通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域。其中，在本专利技术的具体实施例中，上述步骤101的具体实现方式可以为：通过布局布线工具对芯片进行布局布线获得芯片上布线拥塞的拥塞区域。即，在本专利技术的具体实施例中，可利用现有的布局布线工具对芯片进行自动布局布线，并通过该布局布线工具报出芯片上布线拥塞的拥塞区域，以便后续对拥塞区域内的标准单元进行调整，消除布线拥塞。步骤102，获取拥塞区域中的多个标准单元。其中，在本专利技术的具体实施例中，可通过布局布线工具的一些操作命令，获取到拥塞区域中的多个标准单元，以便后续对这多个标准单元进行调整，消除布线拥塞。步骤103，根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整。其中，在本专利技术的具体实施例中，如图2所示，上述步骤103的具体实现方式包括如下步骤：步骤201，根据拥塞区域在芯片上的位置，确定各标准单元的坐标。步骤202，根据各标准单元的坐标，对各标准单元的位置进行调整。其中，在本专利技术的具体实施例中，如图3所示，大量的block呈矩结构摆放，其引脚分布很密集，且引脚方向在纵向沿线上，最终与其连接的外部引脚方向在横向沿线上。以图3中左上角的block为例，其与外部pin脚的连线先向下走再往右走(如图3中的箭头所示)，布局布线工具通常对block的pin脚出来的第一级标准单元的摆放很杂乱，导致布线比较杂乱，很容易出现拥塞。其中图3中block内的a1、a2、a3、a4、a5、a6、a7、a8、a9、b1、b2、b3、b4、b5、b6、b7、b8以及b9分别表示block的一个引脚，图3中bl本文档来自技高网...

【技术保护点】
1.一种芯片布线方法，其特征在于，包括：通过对芯片进行布局布线获得所述芯片上布线拥塞的拥塞区域；获取所述拥塞区域中的多个标准单元；根据所述拥塞区域在所述芯片上的位置，对所述多个标准单元的位置进行调整。

【技术特征摘要】
1.一种芯片布线方法，其特征在于，包括：通过对芯片进行布局布线获得所述芯片上布线拥塞的拥塞区域；获取所述拥塞区域中的多个标准单元；根据所述拥塞区域在所述芯片上的位置，对所述多个标准单元的位置进行调整。2.根据权利要求1所述的方法，其特征在于，所述根据所述拥塞区域在所述芯片上的位置，对所述多个标准单元的位置进行调整的步骤，包括：根据所述拥塞区域在所述芯片上的位置，确定各标准单元的坐标；根据各标准单元的坐标，对各标准单元的位置进行调整。3.根据权利要求2所述的方法，其特征在于，所述根据所述拥塞区域在所述芯片上的位置，确定各标准单元的坐标的步骤，包括：若所述拥塞区域位于所述芯片上靠近第一block的多个引脚的位置，则获取第一block的多个引脚的横坐标，并获取所述第一block靠近所述拥塞区域的边界的纵坐标；将获得的多个横坐标依次作为所述多个标准单元的横坐标；其中，所述多个横坐标与所述多个标准单元一一对应；以所述第一block靠近所述拥塞区域的边界的纵坐标为起点，按照第一预定步长朝远离所述第一block的方向移位，得到所述多个标准单元的纵坐标；其中，按照多个标准单元的横坐标从左至右的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标。4.根据权利要求3所述的方法，其特征在于，在所述按照多个标准单元的横坐标从左至右的顺序，将每次移位后的纵坐标作为一标准单元的纵坐标的步骤之后，所述方法还包括：获取所述芯片上能用于纵向走线的金属层数，以及所述多个引脚中每相邻两个引脚之间的间距；若所述拥塞区域位于所述第一block的下方，则通过公式调整所述标准单元的纵坐标；其中表示第n个标准单元调整后的纵坐标，所述多个标准单元按照横坐标从左至右的顺序排序，表示所述第一block靠近所述拥塞区域的边界的纵坐标，表示所述芯片上能用于纵向走线的金属层数，表示所述多个引脚中每相邻两个引脚之间的间距与金属...

【专利技术属性】
技术研发人员：吴传禄，徐庆光，杨国庆，刘祥远，刘浩，陈强，徐欢，杨柳江，秦鹏举，
申请(专利权)人：湖南融创微电子有限公司，
类型：发明
国别省市：湖南,43