一种伪随机序列生成方法和装置以及集成电路制造方法及图纸

一种伪随机序列生成方法和装置以及集成电路，所述伪随机序列的长度为N比特，N为大于1的正整数，所述伪随机序列划分为多个分段，所述伪随机序列生成方法包括：构建函数，所述函数体现了2N个所述伪随机序列中各个相邻伪随机序列之间的总翻转次数与伪随机序列的分段个数以及每个分段的长度之间的关系；根据所述函数来计算分段个数以及各个分段的长度；基于计算出的分段个数和各个分段的长度生成多个时钟信号，每个时钟信号对应一个分段；分别利用所述多个时钟信号生成伪随机序列的多个分段。通过分段的方式生成伪随机序列，能够减少相邻序列间翻转次数。

Pseudo random sequence generation method and device and integrated circuit

A pseudo random sequence generation method and device and an integrated circuit. The length of the pseudorandom sequence is N bits and N is a positive integer greater than 1. The pseudorandom sequence is divided into multiple segments. The pseudo random sequence generation method includes the construction function, the function embodies the adjacent pseudo pseudo random sequences of the 2N. The relationship between the number of total flipping times between random sequences and the number of segments of a pseudo-random sequence and the length of each segment; the number of segments and the length of each segment are calculated according to the function; a number of clock signals are generated based on the calculated number of segments and the length of each segment, and each clock signal corresponds to one point. A plurality of segments of the pseudo random sequence are generated by using the plurality of clock signals respectively. The pseudo random sequence generated by segmentation can reduce the number of inversion between adjacent sequences.

【技术实现步骤摘要】
一种伪随机序列生成方法和装置以及集成电路
本公开涉及数字信号处理
，具体涉及一种伪随机序列生成方法和装置以及集成电路。
技术介绍
随着半导体工艺尺寸的不断缩小，电路可能存在的故障越来越多，因此需要庞大的测试矢量。但由于测试时测试矢量的加载，电路各节点的开关活动性高于正常工作模式，会引起较大的动态功耗，这对电路的可靠性将产生严重影响。目前，常用的测试矢量生成方法包括累加和伪随机生成方法等。对于累加法，其优点是算法简单。但该方法电路资源消耗较大且相邻序列间翻转次数较多，例如假设利用累加法生产一组8比特测试序列，则一共可以生成从00000000至11111111的28个测试序列，那么对于当前生成的测试序列为00111111，而下一个生成的测试序列为01000000的情况下，相邻两个测试序列共发生7次翻转。对于伪随机生成方法，其优点是算法相对简单且对电路资源消耗不大，并且只要有足够长的测试矢量就能够满足测试要求。但该方法也会造成测试矢量冗长且序列翻转次数较多，引起较大的动态功耗。为此，需要针对伪随机序列生成，解决相邻序列间翻转次数过多的问题。
技术实现思路
有鉴于此，本公开提供了一种伪随机序列生成方法和装置以及集成电路，能够有效降低相邻序列间翻转次数。根据本公开的第一方面，提供了一种伪随机序列生成方法，所述伪随机序列的长度为N比特，N为大于1的正整数，其特征在于，所述伪随机序列划分为多个分段，所述伪随机序列生成方法包括：构建函数，所述函数体现了2N个所述伪随机序列中各个相邻伪随机序列之间的总翻转次数与伪随机序列的分段个数以及每个分段的长度之间的关系；根据所述函数来计算分段个数以及各个分段的长度；基于计算出的分段个数和各个分段的长度生成多个时钟信号，每个时钟信号对应一个分段；分别利用所述多个时钟信号生成伪随机序列的多个分段。优选地，所述函数包括：其中，1≤i≤n，2≤n＜N，S表示所述伪随机序列的总翻转次数，Si表示分段i的翻转次数，n表示所述伪随机序列的分段个数，L1,L2,…,Ln分别表示所述n个分段的长度，满足i表示分段编号。优选地，所述根据所述函数来计算分段个数以及各个分段的长度包括：根据所述函数计算使S值最小的n值以及相应的L1,L2,…,Ln值。优选地，L(i-1)＜Li，所述根据所述函数来计算分段个数以及各个分段的长度还包括：基于N值来确定n的取值范围；在所述取值范围内，根据所述函数计算使S值最小的n值以及相应的L1,L2,…,Ln值。优选地，所述伪随机序列生成方法还包括：结合电路设计复杂度来调整计算出的分段个数n，并基于调整后的分段个数n根据所述函数重新计算使S值最小的相应的L1,L2,…,Ln值。优选地，所述基于计算出的分段个数和各个分段的长度生成多个时钟信号包括：生成n个时钟信号CLK1,CLK2,…,CLKn，所述n个时钟信号CLK1,CLK2,…,CLKn的时钟周期T1,T2,…,Tn之间的关系满足其中j表示时钟信号的编号。优选地，所述分别利用所述多个时钟信号生成伪随机序列的多个分段包括：针对每个分段i，根据长度Li来确定该分段i对应的Li位线性反馈移位寄存器的本原多项式；根据所述本原多项式的系数来设置所述Li位线性反馈移位寄存器的反馈抽头连接，以使所述Li位线性反馈移位寄存器产生所述分段i。优选地，所述分别利用所述多个时钟信号生成伪随机序列的多个分段包括：针对每个分段i，根据该分段i的长度Li来确定对应的Li位线性反馈移位寄存器的本原多项式，并对所述本原多项式求逆以得到反向多项式；在第一模式下根据所述本原多项式的系数来设置所述Li位线性反馈移位寄存器的反馈抽头连接以使所述所述Li位线性反馈移位寄存器输出正向的分段i，在第二模式下根据所述反向多项式的系数来设置所述Li位线性反馈移位寄存器的反馈抽头连接以使所述Li位线性反馈移位寄存器输出反向的分段i。根据本公开的另一方面，提供了一种伪随机序列生成装置，所述伪随机序列的长度为N比特，N为大于1的正整数，其特征在于，所述伪随机序列划分为多个分段，所述伪随机序列生成装置包括：多个线性反馈移位寄存器，每个线性反馈移位寄存器用于在相应的时钟信号的控制下生成所述多个分段之一；以及时钟信号产生电路，用于针对所述多个线性移位寄存器中的每一个分别产生时钟信号，其中，分段的个数以及各个分段的长度是根据函数设置的，所述函数体现了所述函数体现了2N个所述伪随机序列中各个相邻伪随机序列之间的总翻转次数与伪随机序列的分段个数以及每个分段的长度之间的关系；并且针对每个线性反馈移位寄存器的时钟信号是基于分段个数和各个分段的长度生成的。优选地，所述函数包括：其中，1≤i≤n，2≤n＜N，S表示所述总翻转次数，Si表示分段i的翻转次数，n表示所述伪随机序列的分段个数，L1,L2,…,Ln分别表示所述n个分段的长度，满足i表示分段编号。优选地，时钟信号产生电路用于通过分频产生分别对应于n个分段的n个时钟信号CLK1,CLK2,…,CLKn，所述n个时钟信号CLK1,CLK2,…,CLKn的时钟周期T1,T2,…,Tn之间的关系满足其中j表示时钟信号的编号。优选地，每个线性反馈移位寄存器包括：多个触发器，所述多个触发器串联，用于在相应的时钟信号的控制下生成相应分段的各个比特；反馈电路，与所述多个触发器相连以形成线性反馈结构，其中所述多个触发器当中指定的一个或多个触发器的输出端作为反馈抽头经由所述反馈电路连接到所述线性反馈移位寄存器的输入端。优选地，所述反馈电路包括：逻辑门电路，与所述多个触发器相连以形成线性反馈结构，其中所述多个触发器当中指定的一个或多个触发器的输出端作为反馈抽头经由所述逻辑门电路连接到所述线性反馈移位寄存器的输入端；以及选择电路，连接在逻辑门电路与所述多个触发器之间，用于在接收到第一控制信号时根据线性反馈移位寄存器的本原多项式的系数将线性反馈移位寄存器的反馈抽头按照第一模式连接到所述逻辑门电路，在接收到第二控制信号时根据线性反馈移位寄存器的反向多项式的系数将所述线性反馈移位寄存器的反馈抽头按照第二模式连接到所述逻辑门电路，所述反向多项式是通过对所述本原多项式求逆得到的。根据本公开的另一方面，提供了一种集成电路，包括上述的伪随机序列生成装置。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。图1示出了根据本公开实施例的伪随机序列生成方法的示意流程图。图2示出了根据本公开实施例的伪随机序列的多个分段的示意图。图3示出了根据本公开实施例的分两段的情况下时钟信号的时序图。图4示出了根据本公开实施例的伪随机序列生成装置的示例框图。图5示出了本公开实施例的伪随机序列生成方法和装置的翻转次数与现有技术对比图。具体实施方式为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整的描述。显然所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。本公开提供了一种伪随机序列生成方法和本文档来自技高网...

【技术保护点】
1.一种伪随机序列生成方法，所述伪随机序列的长度为N比特，N为大于1的正整数，其特征在于，所述伪随机序列划分为多个分段，所述伪随机序列生成方法包括：构建函数，所述函数体现了2N个所述伪随机序列中各个相邻伪随机序列之间的总翻转次数与伪随机序列的分段个数以及每个分段的长度之间的关系；根据所述函数来计算分段个数以及各个分段的长度；基于计算出的分段个数和各个分段的长度生成多个时钟信号，每个时钟信号对应一个分段；分别利用所述多个时钟信号生成伪随机序列的多个分段。

【技术特征摘要】
1.一种伪随机序列生成方法，所述伪随机序列的长度为N比特，N为大于1的正整数，其特征在于，所述伪随机序列划分为多个分段，所述伪随机序列生成方法包括：构建函数，所述函数体现了2N个所述伪随机序列中各个相邻伪随机序列之间的总翻转次数与伪随机序列的分段个数以及每个分段的长度之间的关系；根据所述函数来计算分段个数以及各个分段的长度；基于计算出的分段个数和各个分段的长度生成多个时钟信号，每个时钟信号对应一个分段；分别利用所述多个时钟信号生成伪随机序列的多个分段。2.根据权利要求1所述的伪随机序列生成方法，其特征在于，所述函数包括：其中，1≤i≤n，2≤n＜N，S表示所述伪随机序列的总翻转次数，Si表示分段i的翻转次数，n表示所述伪随机序列的分段个数，L1,L2,…,Ln分别表示所述n个分段的长度，满足i表示分段编号。3.根据权利要求2所述的伪随机序列生成方法，其特征在于，所述根据所述函数来计算分段个数以及各个分段的长度包括：根据所述函数计算使S值最小的n值以及相应的L1,L2,…,Ln值。4.根据权利要求3所述的伪随机序列生成方法，其特征在于，L(i-1)＜Li，所述根据所述函数来计算分段个数以及各个分段的长度还包括：基于N值来确定n的取值范围；在所述取值范围内，根据所述函数计算使S值最小的n值以及相应的L1,L2,…,Ln值。5.根据权利要求3所述的伪随机序列生成方法，其特征在于，还包括结合电路设计复杂度来调整计算出的分段个数n，并基于调整后的分段个数n根据所述函数重新计算使S值最小的相应的L1,L2,…,Ln值。6.根据权利要求2所述的伪随机序列生成方法，其特征在于，所述基于计算出的分段个数和各个分段的长度生成多个时钟信号包括：生成n个时钟信号CLK1,CLK2,…,CLKn，所述n个时钟信号CLK1,CLK2,…,CLKn的时钟周期T1,T2,…,Tn之间的关系满足其中j表示时钟信号的编号。7.根据权利要求6所述的伪随机序列生成方法，其特征在于，所述分别利用所述多个时钟信号生成伪随机序列的多个分段包括：针对每个分段i，根据长度Li来确定该分段i对应的Li位线性反馈移位寄存器的本原多项式；根据所述本原多项式的系数来设置所述Li位线性反馈移位寄存器的反馈抽头连接，以使所述Li位线性反馈移位寄存器产生所述分段i。8.根据权利要求6所述的伪随机序列生成方法，其特征在于，所述分别利用所述多个时钟信号生成伪随机序列的多个分段包括：针对每个分段i，根据该分段i的长度Li来确定对应的Li位线性反馈移位寄存器的本原多项式，并对所述本原多项式求逆以得到反向多项式；在第一模式下根据所述本原多项式的系数来设置所述Li位线性反馈移位寄存器的反馈抽头连接以使所述所述Li位线性反馈移位寄存器输...

【专利技术属性】
技术研发人员：冯洋，
申请(专利权)人：北京集创北方科技股份有限公司，
类型：发明
国别省市：北京,11