半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底部分表面具有栅极，所述栅极一侧的所述基底内具有掺杂区，所述基底表面还具有覆盖所述掺杂区顶部、所述栅极顶部及侧壁的介质层；在所述介质层内形成凹槽，所述凹槽露出所述掺杂区顶部；在所述介质层内形成通孔，所述通孔露出所述栅极部分顶部；形成填充满所述凹槽的第一导电掺杂层，所述第一导电掺杂层与所述掺杂区形成欧姆接触；形成填充满所述通孔的第二导电掺杂层，所述第二导电掺杂层与所述栅极形成欧姆接触。本发明专利技术能够降低所述掺杂区顶部表面的接触电阻，并且能够降低所述栅极顶部表面的接触电阻，有助于减少热损耗，改善半导体结构的性能，提高半导体结构的传输速度。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
图像传感器是一种将光学图像转换成电子信号的设备，它被广泛的应用在如数码相机等电子光学设备中。根据数字数据传送方式的不同，图像传感器可分为电荷耦合元件(CCD，ChargeCoupledDevice)和金属氧化物半导体元件(CMOS，ComplementaryMetal-OxideSemiconductor)两大类。其中，CMOS图像传感器(CIS，CMOSImageSensor)由于具有集成度高、功耗小、速度快、成本低等特点，在近几年发展迅速，越来越多地取代CCD图像传感器应用于各类电子产品中。但是，CMOS图像传感器的传输速度仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，能够降低所述掺杂区顶部表面的接触电阻，并且能够降低所述栅极顶部表面的接触电阻，有助于减少热损耗，改善半导体结构的性能，提高半导体结构的传输速度。为解决上述问题，本专利技术提供一种半导体结构形成方法，包括：提供基底，所述基底部分表面具有栅极，所述栅极一侧的所述基底内具有掺杂区，所述基底表面还具有覆盖所述掺杂区顶部、所述栅极顶部及侧壁的介质层；在所述介质层内形成凹槽，所述凹槽露出所述掺杂区顶部；在所述介质层内形成通孔，所述通孔露出所述栅极部分顶部；形成填充满所述凹槽的第一导电掺杂层，所述第一导电掺杂层与所述掺杂区形成欧姆接触；形成填充满所述通孔的第二导电掺杂层，所述第二导电掺杂层与所述栅极形成欧姆接触。可选的，所述第一导电掺杂层材料为多晶硅或锗化硅；所述第二导电掺杂层材料为多晶硅或锗化硅。可选的，所述第二导电掺杂层材料与所述第一导电掺杂层材料相同；在同一工艺步骤中，形成所述第一导电掺杂层及所述第二导电掺杂层。可选的，所述第一导电掺杂层材料与所述掺杂区材料的功函数相等；所述第二导电掺杂层材料与所述栅极材料的功函数相等。可选的，所述第一导电掺杂层的材料为多晶硅；所述第二导电掺杂层的材料为多晶硅。可选的，所述掺杂区内掺杂有N型离子或P型离子，所述第一导电掺杂层内掺杂有N型离子或P型离子，所述掺杂区内的掺杂离子与所述第一导电掺杂层内的掺杂离子类型相同。可选的，所述第一导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm2。可选的，所述栅极内掺杂有N型离子或P型离子，所述第二导电掺杂层内掺杂有N型离子或P型离子，所述栅极内的掺杂离子与所述第二导电掺杂层内的掺杂离子类型相同。可选的，所述第二导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm2；所述掺杂区用于形成像素器件的浮动扩散区。可选的，所述基底包括像素区域，且形成的所述半导体结构包括像素器件。可选的，所述基底还包括逻辑区域，且形成的所述半导体结构还包括逻辑器件；还包括：位于所述逻辑区域基底部分表面的逻辑栅极；位于所述逻辑栅极两侧的所述基底内的逻辑源漏掺杂区；位于所述逻辑栅极顶部的钨化合物层；位于所述钨化合物层顶部的导电层；其中，所述介质层覆盖所述逻辑栅极顶部和侧壁、以及所述逻辑源漏掺杂区顶部。可选的，其特征在于，所述钨化合物层的材料为氮化钨或硅化钨；所述导电层的材料为钨。可选的，还包括：在所述介质层内形成第一开口，所述第一开口露出所述逻辑源漏掺杂区顶部；在所述介质层内形成第二开口，所述第二开口露出所述导电层部分顶部；在所述第一开口露出的逻辑源漏掺杂区顶部形成硅化金属层；在所述硅化金属层顶部形成填充满所述第一开口的第一金属层；在所述导电层顶部形成填充满所述第二开口的第二金属层。相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底部分表面具有栅极，所述栅极一侧的所述基底内具有掺杂区；位于所述基底表面且覆盖所述栅极顶部及侧壁的介质层；位于所述介质层内且贯穿所述介质层厚度的第一导电掺杂层，所述第一导电掺杂层覆盖所述掺杂区顶部，所述第一导电掺杂层与所述掺杂区形成欧姆接触；位于所述介质层内且贯穿所述介质层厚度的第二导电掺杂层，所述第二导电掺杂层覆盖所述栅极部分顶部，所述第二导电掺杂层与所述栅极形成欧姆接触。可选的，所述第一导电掺杂层材料为多晶硅或锗化硅；所述第二导电掺杂层材料为多晶硅或锗化硅。可选的，所述基底包括像素区域，且所述半导体结构包括像素器件；所述掺杂区为像素器件的浮动扩散区。可选的，所述基底还包括逻辑区域，且所述半导体结构还包括逻辑器件；还包括：位于所述逻辑区域基底部分表面的逻辑栅极；位于所述逻辑栅极两侧的所述基底内的逻辑源漏掺杂区；位于所述逻辑栅极顶部的钨化合物层；位于所述钨化合物层顶部的导电层；其中，所述介质层覆盖所述逻辑栅极顶部和侧壁。可选的，所述钨化合物层的厚度为所述导电层的厚度为可选的，还包括：位于所述介质层内且贯穿所述介质层厚度的第一金属层，所述第一金属层位于所述逻辑源漏掺杂区顶部；位于所述第一金属层与所述逻辑源漏掺杂区间的硅化金属层；位于所述介质层内且贯穿所述介质层厚度的第二金属层，所述第二金属层位于所述导电层部分顶部。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体结构的形成方法的技术方案中，在介质层内形成凹槽，所述凹槽露出掺杂区顶部；在所述介质层内形成通孔，所述通孔露出栅极部分顶部；形成填充满所述凹槽的第一导电掺杂层，所述第一导电掺杂层与所述掺杂区形成欧姆接触；形成填充满所述通孔的第二导电掺杂层，所述第二导电掺杂层与所述栅极形成欧姆接触。一方面，相较于在所述掺杂区顶部形成肖特基接触，所述第一导电掺杂层与所述掺杂区形成欧姆接触，电荷在所述第一导电掺杂层与所述掺杂区之间传输的势垒宽度较窄，有助于降低所述掺杂区顶部表面的接触电阻；另一方面，相较于在所述栅极顶部形成肖特基接触，所述第二导电掺杂层与所述栅极形成欧姆接触，电荷在所述第二导电掺杂层与所述栅极之间传输的势垒宽度较窄，有助于降低所述栅极顶部表面的接触电阻；降低所述掺杂区及栅极顶部表面的接触电阻，有利于减少所述掺杂区及栅极顶部表面的热损耗，从而可改善半导体结构的性能，提高半导体结构的传输速度。可选方案中，所述第一导电掺杂层材料与所述掺杂区材料的功函数相等，有助于保证所述第一导电掺杂层与掺杂区形成欧姆接触；所述第二导电掺杂层材料与所述栅极材料的功函数相等，有助于保证所述第二导电掺杂层与栅极形成欧姆接触。可选方案中，所述第一导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm2，所述第一导电掺杂层内的掺杂离子注入剂量适当，有利于提高第一导电掺杂层材料内的载流子浓度，从而降低第一导电掺杂层的电阻。可选方案中，所述第二导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm2，所述第二导电掺杂层内的掺杂离子注入剂量适当，有利于提高第二导电掺杂层材料内的载流子浓度，从而降低第二导电掺杂层的电阻。本专利技术提供的半导体结构的技术方案中，第一导电掺杂层与掺杂区形成欧姆接触；第二导电掺杂层与栅极形成欧姆接触。一方面，所述第一导电掺杂层与所述掺杂区形成欧姆接触，有助于降低所述掺杂区顶部表面的接触电阻，有利于减少所述掺杂区表面的热损耗；另一方面，所述第二导电掺杂层与所述栅极形成欧姆接触，有助于降低本文档来自技高网...

【技术保护点】
1.一种半导体结构形成方法，其特征在于，包括：提供基底，所述基底部分表面具有栅极，所述栅极一侧的所述基底内具有掺杂区，所述基底表面还具有覆盖所述掺杂区顶部、所述栅极顶部及侧壁的介质层；在所述介质层内形成凹槽，所述凹槽露出所述掺杂区顶部；在所述介质层内形成通孔，所述通孔露出所述栅极部分顶部；形成填充满所述凹槽的第一导电掺杂层，所述第一导电掺杂层与所述掺杂区形成欧姆接触；形成填充满所述通孔的第二导电掺杂层，所述第二导电掺杂层与所述栅极形成欧姆接触。

【技术特征摘要】
1.一种半导体结构形成方法，其特征在于，包括：提供基底，所述基底部分表面具有栅极，所述栅极一侧的所述基底内具有掺杂区，所述基底表面还具有覆盖所述掺杂区顶部、所述栅极顶部及侧壁的介质层；在所述介质层内形成凹槽，所述凹槽露出所述掺杂区顶部；在所述介质层内形成通孔，所述通孔露出所述栅极部分顶部；形成填充满所述凹槽的第一导电掺杂层，所述第一导电掺杂层与所述掺杂区形成欧姆接触；形成填充满所述通孔的第二导电掺杂层，所述第二导电掺杂层与所述栅极形成欧姆接触。2.如权利要求1所述的半导体结构形成方法，其特征在于，所述第一导电掺杂层材料为多晶硅或锗化硅；所述第二导电掺杂层材料为多晶硅或锗化硅。3.如权利要求1所述的半导体结构形成方法，其特征在于，所述第二导电掺杂层材料与所述第一导电掺杂层材料相同；在同一工艺步骤中，形成所述第一导电掺杂层及所述第二导电掺杂层。4.如权利要求3所述的半导体结构形成方法，其特征在于，所述第一导电掺杂层材料与所述掺杂区材料的功函数相等；所述第二导电掺杂层材料与所述栅极材料的功函数相等。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一导电掺杂层的材料为多晶硅；所述第二导电掺杂层的材料为多晶硅。6.如权利要求1所述的半导体结构形成方法，其特征在于，所述掺杂区内掺杂有N型离子或P型离子，所述第一导电掺杂层内掺杂有N型离子或P型离子，所述掺杂区内的掺杂离子与所述第一导电掺杂层内的掺杂离子类型相同。7.如权利要求6所述的半导体结构形成方法，其特征在于，所述第一导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm2。8.如权利要求1所述的半导体结构形成方法，其特征在于，所述栅极内掺杂有N型离子或P型离子，所述第二导电掺杂层内掺杂有N型离子或P型离子，所述栅极内的掺杂离子与所述第二导电掺杂层内的掺杂离子类型相同。9.如权利要求8所述的半导体结构形成方法，其特征在于，所述第二导电掺杂层内掺杂有N型离子，所述N型离子的注入剂量大于1E16atoms/cm2。10.如权利要求1所述的半导体结构形成方法，其特征在于，所述基底包括像素区域，且形成的所述半导体结构包括像素器件；所述掺杂区用于形成像素器件的浮动扩散区。11.如权利要求10所述的半导体结构形成方法，其特征在于，所述基底还包括逻辑区域，且形成的所述半导体结构还包括逻辑器件；还包括：位于所述逻辑区域基底部分表面的逻辑栅极；位于所述...

【专利技术属性】
技术研发人员：林宗德，杨龙康，彭婉婷，何延强，何玉坤，黄仁德，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32