一种图像传感器及其形成方法,所述方法包括:提供半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域,其中,在所述半导体衬底的正面,所述逻辑区域内形成有隔离结构;从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽,其中,所述凹槽的底部暴露出所述隔离结构;在所述凹槽内填充介质层。本发明专利技术方案有助于降低漏电流以及寄生电容,避免闩锁效应的发生,从而提高器件品质。
【技术实现步骤摘要】
图像传感器及其形成方法
本专利技术涉及半导体制造
,尤其涉及一种图像传感器及其形成方法。
技术介绍
图像传感器是摄像设备的核心部件,通过将光信号转换成电信号实现图像拍摄功能。以CMOS图像传感器(CMOSImageSensors,CIS)器件为例,由于其具有低功耗和高信噪比的优点,因此在各种领域内得到了广泛应用。在现有的一种CIS的制造工艺中,可以先在半导体衬底的正面形成逻辑器件、像素器件以及金属互连结构,然后采用承载晶圆与所述半导体衬底的正面键合,进而对半导体衬底的背部进行减薄,进而在半导体衬底的背面形成CIS的后续工艺,例如在所述像素器件的半导体衬底背面形成滤镜等。其中,所述逻辑器件可以包括栅极、源区和漏区,所述逻辑区域内可以形成有隔离结构,所述隔离结构用于隔离所述逻辑器件。然而,在现有的CIS工艺中,隔离结构的深度通常较浅,降低了对逻辑器件的隔离效果,甚至有载流子从源区绕过隔离结构的底端移动至相邻逻辑器件的漏区,导致产生漏电流以及寄生电容,严重时甚至发生闩锁效应,损伤半导体器件。
技术实现思路
本专利技术解决的技术问题是提供一种图像传感器及其形成方法,有助于降低漏电流以及寄生电容,避免闩锁效应的发生,从而提高器件品质。为解决上述技术问题,本专利技术实施例提供一种图像传感器的形成方法,包括:提供半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域,其中,在所述半导体衬底的正面,所述逻辑区域内形成有隔离结构;从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽,其中,所述凹槽的底部暴露出所述隔离结构;在所述凹槽内填充介质层。可选的,在所述凹槽内填充介质层包括:形成介质材料,所述介质材料填充所述凹槽并覆盖所述半导体衬底背面的像素区域;对所述介质材料进行平坦化,以暴露出所述像素区域的半导体衬底的背面。可选的,所述介质材料为氧化硅和/或氮化硅。可选的,从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽之前,所述的图像传感器的形成方法还包括:自背面对所述半导体衬底进行减薄至预设厚度。可选的,从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽包括:在所述半导体衬底的背面形成图案化的掩膜层;以所述图案化的掩膜层为掩膜,对所述逻辑区域进行刻蚀,以形成所述凹槽。可选的,所述逻辑区域的半导体衬底内形成有逻辑器件,所述隔离结构用于隔离所述逻辑器件。为解决上述技术问题,本专利技术实施例提供一种图像传感器,包括:半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域;隔离结构,位于所述半导体衬底的正面的所述逻辑区域内;凹槽,位于所述半导体衬底的背面的所述逻辑区域内,其中,所述凹槽的底部暴露出所述隔离结构;介质层,填充于所述凹槽内。可选的,所述介质层的表面与所述像素区域的半导体衬底的背面齐平。可选的,所述介质层的材料为氧化硅和/或氮化硅。可选的,所述逻辑区域的半导体衬底内形成有逻辑器件,所述隔离结构用于隔离所述逻辑器件。与现有技术相比,本专利技术实施例的技术方案具有以下有益效果:在本专利技术实施例中,提供半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域,其中,在所述半导体衬底的正面,所述逻辑区域内形成有隔离结构;从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽,其中,所述凹槽的底部暴露出所述隔离结构;在所述凹槽内填充介质层。采用本专利技术实施例的方案,通过在半导体衬底的背面形成凹槽,且所述凹槽的底部暴露出所述隔离结构,并在凹槽内填充介质层,可以对载流子从源区绕过隔离结构的底端移动至相邻逻辑器件的漏区的通路进行有效地隔离,有助于降低漏电流以及寄生电容,避免闩锁效应的发生,从而提高器件品质。进一步,对所述介质材料进行平坦化,以暴露出所述像素区域的半导体衬底的背面,可以使像素区域的半导体衬底背面不受到逻辑区域的影响,恢复至现有技术中的厚度,可以继续采用后续工艺的参数,减小对后续工艺的影响。附图说明图1是现有技术中一种图像传感器的剖面结构示意图;图2是本专利技术实施例中一种图像传感器的形成方法的流程图;图3至图7是本专利技术实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。具体实施方式在现有的一种CIS的制造工艺中,可以先在半导体衬底的正面形成逻辑器件、像素器件以及金属互连结构,然后采用承载晶圆与所述半导体衬底的正面键合,进而对半导体衬底的背部进行减薄,进而在半导体衬底的背面形成CIS的后续工艺,例如在所述像素器件的半导体衬底背面形成滤镜等。参照图1,图1是现有技术中一种图像传感器的剖面结构示意图。所述图像传感器可以包括半导体衬底100、逻辑器件、金属互连结构150以及承载晶圆(CarrierWafer)160。其中,所述半导体衬底100包括并列的逻辑区域A和像素区域B,所述半导体衬底100具有正面和背面。具体地,在所述逻辑区域A的半导体衬底100内形成有逻辑器件以及隔离结构110,所述隔离结构110用于隔离所述逻辑器件。其中,所述逻辑器件可以包括栅极130、源区120和漏区122。然而在现有的CIS工艺中,如图1示出的虚线箭头方向,存在有载流子从源区120绕过隔离结构110的底端移动至相邻逻辑器件的漏区126的情况,容易产生漏电流以及寄生电容,严重时甚至发生闩锁效应,导致半导体器件受到损伤。本专利技术的专利技术人经过研究发现,在现有技术中,隔离结构110的深度通常较浅,降低了对逻辑器件的隔离效果。具体而言,由于会自背面对半导体衬底100进行减薄,半导体衬底100的厚度往往较薄(例如为2.5μm左右),因此隔离结构110也难以无限制地加深,导致厚度有限。在本专利技术实施例中,提供半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域,其中,在所述半导体衬底的正面,所述逻辑区域内形成有隔离结构;从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽,其中,所述凹槽的底部暴露出所述隔离结构;在所述凹槽内填充介质层。采用本专利技术实施例的方案,通过在半导体衬底的背面形成凹槽,且所述凹槽的底部暴露出所述隔离结构,并在凹槽内填充介质层,可以对载流子从源区绕过隔离结构的底端移动至相邻逻辑器件的漏区的通路进行有效地隔离,有助于降低漏电流以及寄生电容,避免闩锁效应的发生,从而提高器件品质。为使本专利技术的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本专利技术的具体实施例做详细的说明。参照图2,图2是本专利技术实施例中一种图像传感器的形成方法的流程图。所述图像传感器的形成方法可以包括步骤S21至步骤S23:步骤S21:提供半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域,其中,在所述半导体衬底的正面,所述逻辑区域内形成有隔离结构;步骤S22:从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽,其中,所述凹槽的底部暴露出所述隔离结构;步骤S23:在所述凹槽内填充介质层。下面结合图3至图7对上述各个步骤进行说明。图3至图7是本专利技术实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。参照图3,提供半导体衬底200,所述半导体衬底200包括并列的逻辑区域A和像素区域,所述半导体衬底200具有正面和背面。其中,在所述逻辑区域A的半导体衬底200内形成有逻辑器件以及隔离结构210,所述逻辑器件可以为多个,所述隔离结构210本文档来自技高网...
【技术保护点】
1.一种图像传感器的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域,其中,在所述半导体衬底的正面,所述逻辑区域内形成有隔离结构;从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽,其中,所述凹槽的底部暴露出所述隔离结构;在所述凹槽内填充介质层。
【技术特征摘要】
1.一种图像传感器的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括并列的逻辑区域和像素区域,其中,在所述半导体衬底的正面,所述逻辑区域内形成有隔离结构;从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽,其中,所述凹槽的底部暴露出所述隔离结构;在所述凹槽内填充介质层。2.根据权利要求1所述的图像传感器的形成方法,其特征在于,在所述凹槽内填充介质层包括:形成介质材料,所述介质材料填充所述凹槽并覆盖所述半导体衬底背面的像素区域;对所述介质材料进行平坦化,以暴露出所述像素区域的半导体衬底的背面。3.根据权利要求2所述的图像传感器的形成方法,其特征在于,所述介质材料为氧化硅和/或氮化硅。4.根据权利要求1所述的图像传感器的形成方法,其特征在于,从所述半导体衬底的背面对所述逻辑区域进行刻蚀,以形成凹槽之前,还包括:自背面对所述半导体衬底进行减薄至预设厚度。5.根据权利要求1所述的图像传感器的形成方法,其特征在于,从所述半导体衬底的背面...
【专利技术属性】
技术研发人员:高俊九,李志伟,黄仁德,
申请(专利权)人:德淮半导体有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。