半导体元件以及其制作方法技术

技术编号:18447404 阅读:40 留言:0更新日期:2018-07-14 11:23
本发明专利技术公开一种半导体元件以及其制作方法,包括提供基板、多条字符线与多条位线,然后于各源极/漏极区上形成存储节点接触,使各存储节点接触的上表面于一方向上的宽度小于各存储节点接触的下表面于此方向上的宽度。

【技术实现步骤摘要】
半导体元件以及其制作方法
本专利技术涉及一种半导体元件及其制作方法,特别是涉及一种避免相邻存储节点短路的动态随机存取存储器及其制作方法。
技术介绍
一般而言,随机动态存取存储器(dynamicrandomaccessmemory,DRAM)的单元结构由一个晶体管以及一个电容所构成,并通过其中的电容来存储电荷,进而记录所欲数据。随着应用的增加,DRAM的尺寸需要不断微缩,以提升DRAM的积极度、加快元件的操作速度、提高DRAM的容量以及符合消费者对于小型化电子装置的需求。常见的DRAM是将晶体管制作于基底中,并通过字符线将排列在同一方向上的晶体管的栅极串联,然后于晶体管上设置与字符线交错的位线。接着,为了避免与位线与字符线电连接,存储节点接触可通过任两相邻的字符线与任两相邻的位线所围绕出的区域与晶体管的源极/漏极区连接。最后,再依序于每一个存储节点接触上形成存储节点、电容介电层及电容器上电极。为了尽量减少每一个电容所占芯片面积,且另一方面又要维持一定的电容值,目前均将电容制作得又高又细。为此,在制作存储节点时需于存储节点接触上形成高深宽比的开孔,且每一个开孔需仅对应一个存储节点接触,以使所形成的每一个电容仅与对应一个存储节点接触电连接。然而,随着临界尺寸继续缩小,光刻制作工艺的对位误差容易导致所形成单一的高深宽比开孔会同时对应两个存储节点接触,如此造成后续所形成的存储节点电连接至两个相邻的存储节点接触,以致于发生存储节点接触短路的问题。
技术实现思路
本专利技术的目的在于提供一种半导体元件及其制作方法,以避免存储节点与两相邻存储节点接触相接触短路的问题发生。本专利技术的一实施例提供一种半导体元件,其包括基板、多条字符线、多条位线以及多个存储节点接触。基板包括多个主动区,且各主动区包括两个源极/漏极区,分别位于各主动区的两端。字符线设置于基板中,且各字符线沿着第一方向延伸设置。位线设置于基板上,且各位线沿着第二方向延伸设置并横跨字符线,其中各源极/漏极区分别设置于由任两相邻的字符线与任两相邻的位线围绕出的一区域中。存储节点接触分别设置于源极/漏极区上,其中各存储节点接触的上表面于第二方向上的宽度小于各存储节点接触的下表面于第二方向上的宽度。本专利技术的另一实施例提供一种半导体元件的制作方法。首先,提供基板、多条字符线以及多条位线,其中基板包括多个主动区,各主动区包括两个源极/漏极区,字符线嵌入基板中,各字符线沿着第一方向延伸设置,位线设置于基板上,各位线沿着一第二方向延伸设置并横跨字符线,且各源极/漏极区分别设置于由任两相邻的字符线与任两相邻的位线围绕出的一区域中。然后,在基板上形成多条介电条,各介电条分别设置于任两相邻的位线之间。接着,图案化各介电条,以于各源极/漏极区上分别形成一介电区块,其中任两相邻的介电区块之间具有一第一穿孔。随后,在各第一穿孔中分别形成一绝缘区块。接下来,移除介电区块,以于任两相邻的绝缘区块之间形成一第二穿孔。之后,在各第二穿孔中分别形成一存储节点接触,其中各存储节点接触的上表面于第二方向上的宽度小于各存储节点接触的下表面于第二方向上的宽度。本专利技术通过形成各存储节点接触的上表面于第二方向上的宽度可小于其下表面于第二方向上的宽度,以提升存储节点在形成时在第二方向上的位移误差范围,进而降低因制作工艺误差所造成存储节点与两相邻存储节点接触相接触短路的问题。附图说明图1为本专利技术一实施例的半导体元件的上视示意图;图2为图1沿着剖线A-A’的剖面示意图;图3至图13为本专利技术一实施例的半导体元件的制作方法示意图。主要元件符号说明100半导体元件102基板104元件隔离层106绝缘区块108介电条108R介电区块AR主动区WL字符线BL位线SC存储节点接触SC1多晶硅层SC2钴硅化物层SC3钨层D1第一方向D2第二方向D3第三方向SD1第一源极/漏极区SD2第二源极/漏极区IN绝缘层CL盖层TH1第一穿孔TH2第二穿孔ES蚀刻停止层ESR蚀刻停止区块SN存储节点MP掩模图案OP条状开孔具体实施方式请参考图1与图2,图1为本专利技术一实施例的半导体元件的上视示意图,图2为沿着图1的剖线A-A’的剖面示意图,其中图1与图2仅绘示半导体元件设置有电容的存储器区,但本专利技术并不以此为限。如图1与图2所示,本实施例的半导体元件100包括基板102、多条字符线WL、多条位线BL以及多个存储节点接触SC。基板102可包括多个主动区AR,彼此平行设置,且可分别为沿着第三方向D3延伸的条状结构。具体而言,半导体元件100可包括元件隔离层104,设置于基板102中,环绕主动区AR,以定义出主动区AR并电性绝缘主动区AR。元件隔离层104的上表面可与基板102的上表面位于同一平面上。此外,各主动区AR可包括两个第一源极/漏极区SD1以及一第二源极/漏极区SD2,第一源极/漏极区SD1分别位于各主动区AR的两端,且第二源极/漏极区SD2位于第一源极/漏极区SD1之间。字符线WL彼此平行设置于基板102中,且分别沿着不同第三方向D3的第一方向D1延伸设置,因此与对应的主动区AR交错,用以作为栅极。举例而言,两相邻的字符线WL可横跨同一主动区AR,且分别设置于各第一源极/漏极区SD1以及第二源极/漏极区SD2之间,以将各第一源极/漏极区SD1与第二源极/漏极区SD2区隔开。并且,字符线WL可埋入基板102中,使其上表面低于基板102的上表面。各字符线WL与主动区AR之间还可设置有一绝缘层IN,用以将各字符线WL与主动区AR绝缘,并可作为栅极绝缘层,且各字符线WL上方可设置有一盖层CL,用以保护各字符线WL免于后续制作工艺的破坏。盖层CL的上表面可例如与基板102的上表面位于同一平面上。此外,各字符线WL可由例如包括多晶硅、掺杂多晶硅、金属或金属硅化物的导电材料所形成。位线BL彼此平行设置于基板102上,且分别沿着不同于第三方向D3与第一方向D1的第二方向D2延伸设置,因此可横跨字符线WL与主动区AR。各位线BL可与排列在第二方向D2上的主动区AR的第二源极/漏极区SD2电连接。举例而言,第一方向D1可与第二方向D2垂直,且第三方向D3与第二方向D2可呈锐角夹角,因此各第一源极/漏极区SD1可分别设置于由任两相邻的字符线WL与任两相邻的位线BL围绕出的一区域中。并且,位线BL与字符线WL可通过盖层CL电性绝缘,而位线BL与第一源极/漏极区SD1之间可设置有另一绝缘层(图未示),用以将彼此电性绝缘。各位线BL的侧壁上设置有间隙壁(图未示),且其上方可设置有另一盖层(图未示),用以保护各位线BL免于后续制作工艺的破坏。存储节点接触SC分别设置于对应的第一源极/漏极区SD1上,用以将各第一源极/漏极区SD1电连接至一电容器(图未示)。各存储节点接触SC的上表面于第二方向D2上的宽度小于各存储节点接触SC的下表面于第二方向D2上的宽度。具体而言,半导体元件100还可包括多个绝缘区块106,设置于任两相邻的位线BL之间的盖层CL上,且任两相邻的绝缘区块106之间具有第二穿孔TH2,对应每一个第一源极/漏极区SD1设置,而各存储节点接触SC分别设置于各第二穿孔TH2中,以与对应的第一源极/漏极区SD1电连接。各第二穿孔TH2可由任两相邻的绝缘区块1本文档来自技高网...

【技术保护点】
1.一种半导体元件,其特征在于,包括:基板,包括多个主动区,且各该主动区包括两个源极/漏极区,分别位于各该主动区的两端;多条字符线,设置于该基板中,且各该字符线沿着一第一方向延伸设置;多条位线,设置于该基板上,且各该位线沿着一第二方向延伸设置并横跨该多个字符线,其中各该源极/漏极区分别设置于由任两相邻的该多个字符线与任两相邻的该多个位线围绕出的一区域中;以及多个存储节点接触,分别设置于该多个源极/漏极区上,其中各该存储节点接触的上表面于该第二方向上的宽度小于各该存储节点接触的下表面于该第二方向上的宽度。

【技术特征摘要】
1.一种半导体元件,其特征在于,包括:基板,包括多个主动区,且各该主动区包括两个源极/漏极区,分别位于各该主动区的两端;多条字符线,设置于该基板中,且各该字符线沿着一第一方向延伸设置;多条位线,设置于该基板上,且各该位线沿着一第二方向延伸设置并横跨该多个字符线,其中各该源极/漏极区分别设置于由任两相邻的该多个字符线与任两相邻的该多个位线围绕出的一区域中;以及多个存储节点接触,分别设置于该多个源极/漏极区上,其中各该存储节点接触的上表面于该第二方向上的宽度小于各该存储节点接触的下表面于该第二方向上的宽度。2.如权利要求1所述的半导体元件,其特征在于,各该存储节点接触于该第二方向上具有梯形形状。3.如权利要求1所述的半导体元件,其特征在于,还包括多个绝缘区块,设置于任两相邻的该多个位线之间的该多个字符线上,其中任两相邻的该多个绝缘区块之间具有一穿孔,且各该存储节点接触分别设置于各该穿孔中。4.如权利要求3所述的半导体元件,其特征在于,各该绝缘区块于该第二方向上具有一倒梯形形状。5.如权利要求1所述的半导体元件,其特征在于,还包括多个存储节点,分别设置于该多个存储节点接触上。6.如权利要求1所述的半导体元件,其特征在于,各该存储节点接触包括多层结构。7.一种半导体元件的制作方法,其特征在于,包括:提供一基板、多条字符线以及多条位线,其中该基板包括多个主动区,各该主动区包括两个源极/漏极区,该多个字符线嵌入该基板中,各该字符线沿着一第一方向延伸设置,该多个位线设置于该基板上,各该位线沿着一第二方向延伸设置并横跨该多个字符线,且各该源极/漏极区分别设置于由任两相邻的该多个字符线与任两相邻的该多个位线围绕出的一区域中;在该基板上形...

【专利技术属性】
技术研发人员:刘姿岑冯立伟何建廷
申请(专利权)人:联华电子股份有限公司福建省晋华集成电路有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1