一种可减少封装芯片尺寸封装基板及其制备方法与应用技术

本发明专利技术提供了一种可减少封装芯片尺寸封装基板及其制备方法与应用，该封装基板在普通基板上进行阻焊丝印形成阻焊层；对阻焊层进行表面粗糙度处理形成非浸润性的抑制层，该抑制层设置于底部填充胶的两侧。以上基本可应用于芯片的封装结构。本发明专利技术的有益效果体现在：通过预处理对基板进行处理，可以有针对性的对填充胶的溢流宽度进行控制；在封装完成后无需对抑制层进行额外处理，相对于现有技术中通过工艺控制更方便快捷，精确度高，可靠性强。间接的减小了封装芯片尺寸，为其他元器件的布置提供更多的空间。

【技术实现步骤摘要】
一种可减少封装芯片尺寸封装基板及其制备方法与应用
本专利技术属于芯片封装
，具体涉及一种可减少封装芯片尺寸封装基板及其制备方法与应用。
技术介绍
随着微电子产业向轻量化、薄型化、小型化以及功能多样化的发展，传统的引线键合互连技术已不能满足高密度的要求，倒装芯片封装技术在这种情况下应运而生。封装技术和封装材料是影响电子封装可靠性最重要的两个面因素，它们之间相互促进、相互制约。现有的倒装芯片封装技术是把裸芯片通过焊球直接连接在有机基板上。同时还需要底部填充胶(Underfill)填充在芯片与基板之间由焊球连接形成的间隙，将芯片、焊球凸点和基板紧紧地黏附在一起，即底部填充技术，来降低因芯片与基板热膨胀系数(CoefficientofThermalExpansion，CTE)不匹配而在焊点上产生的应力，提高焊点的热疲劳寿命。然后对芯片表面用助焊剂进行喷涂，进行散热片的贴加，然后在散热片上通过回流焊及点胶方式与散热盖进行连接加热固化完成整个一套封装工艺。在倒装芯片底部填充工艺中，控制底部封装胶的溢出宽度往往影响了封装布局，较小的溢出宽度有助于减少封装尺寸，为其他元器件的布局提供充足的空间。现有的控制方法主要是通过优化工艺参数，改善底部封装胶的配方，使用非导电膜填充（NCF）等方法。但工艺参数优化和胶配方的改善始终存在局限性，很难精确控制，且由于重力影响，胶高/溢出宽度比很难达到所需的1:1。而使用非导电膜底部填充成本高，生产效率低，且工艺流程中需要使用压力烘箱来解决空洞的问题，极大地增加了生产成本，实用性不强。
技术实现思路
为了解决现有技术的不足，本专利技术提供了一种可减少封装芯片尺寸封装基板及其制备方法与应用。本专利技术的目的通过以下技术方案来实现：一种可减少封装芯片尺寸封装基板，包括一基板，所述基板上设置有用于抑制底部填充时的底部填充胶溢流的非浸润性的抑制层。优选地，所述抑制层的厚度为0.1-0.3mm，所述抑制层的宽度为0.1-0.4mm。优选地，所述抑制层的宽度为0.2mm。一种应用以上所述可减少封装芯片尺寸封装基板的芯片封装结构。优选地，以上所述的芯片封装结构，包括一基板，所述基板上通过焊球连接有芯片，所述芯片与所述焊接之间设置有底部填充胶，所述基板上设置有抑制层，所述抑制层设置于底部填充胶两侧。优选地，以上所述的芯片封装结构制备方法，包括如下步骤，S1、对基板进行预处理；S2、将裸芯片通过焊接连接在经过S1处理后的基板上；S3、在芯片与基板之间通过底部填充胶进行底部填充；其特征在于：所述S1包括如下步骤S11、在基板上进行阻焊丝印形成阻焊层；S12、对阻焊层进行表面粗糙度处理形成用于抑制后期底部填充时的底部填充胶溢流的非浸润性的抑制层，所述抑制层设置于底部填充胶的两侧。优选地，所述S12中的抑制层为疏水性材质形成。优选地，以上所述S3中底部填充胶的溢流宽度0.3-0.8mm。优选地，以上所述S12中抑制层的制备包括如下步骤，S121、通过精密微量阀将特氟龙喷涂在目标位置；S122、将喷涂后的基板进行高温烧结，使得喷涂位置形成抑制层。优选地，以上所述S12中抑制层的制备包括如下步骤，S121、选取目标位置；S122、通过激光对阻焊层进行灼烧形成抑制层。本专利技术的有益效果体现在：1、通过预处理对基本进行处理，可以有针对性的对填充胶的溢流宽度进行控制；2、在封装完成后无需对抑制层进行额外处理，相对于现有技术中通过工艺控制更方便快捷，精确度高，可靠性强。3、间接的减小了封装芯片尺寸，为其他元器件的布置提供更多的空间。附图说明图1：本专利技术的经过预处理后形成的产品结构示意图。图2：本专利技术的封装结构流程示意图。具体实施方式目前使用的底部填充系统可分为三类：毛细管底部填充、助焊（非流动）型底部填充和四角或角-点底部填充系统。每类底部填充系统都有其优势和局限，但目前使用最为广泛的是毛细管底部填充材料。毛细管底部填充的应用范围包括板上倒装芯片（FCOB）和封装内倒装芯片（FCiP）。通过采用底部填充可以分散芯片表面承受的应力进而提高整个产品的可靠性。不管采用何种方式，在底部填充后一般都需要对线路板进行再流，而在再流过程中底部封装胶必定会进行溢流，而如何更好的控制溢流的宽度也成了本专利技术所要实际结局的技术问题。以下结合实施例及附图具体阐述本专利技术的技术方案，结合图1所示，本专利技术揭示了一种可减少封装芯片尺寸的封装基板以及利用该封装基板形成的封装结构。该封装结构采用特殊的封装基板，该封装基板，包括一基板本身作用基础，所述基板上设置有用于抑制底部填充时的底部填充胶溢流的非浸润性的抑制层。以上封装基板对封装基板进行预处理的方法包括如下步骤，S1、准备基板1；由于基板是半导体芯片封装的载体，所以该基板要求在较小的区域具有较高的布线密度，以便将芯片上的所有引线脚通过金线键合或倒装芯片技术连接到封装基板上的焊盘上。S2、在基板上进行阻焊丝印形成阻焊层；S3、对阻焊层进行表面粗糙度处理形成用于抑制后期底部填充时的底部填充胶溢流的非浸润性的抑制层6，所述抑制层6设置于底部填充胶4的两侧，考虑到在填充过程中，底部填充胶具有流动性，采用本专利技术的方式所述底部填充胶的溢流宽度可控制在0.3-0.8mm。所述抑制层的厚度为0.1-0.3mm，所述抑制层的宽度为0.2mm。所述宽度是指在底部填充胶在向外溢流方向上抑制层的长度。底部填充胶本身具有一定的膨胀系数，有一定的流动性，难免会产生溢流现象，但为避免抑制层被底部填充胶覆盖，将抑制层与底部填充胶之间设置有一定的间隙。流动底部填充胶的组成主要有环氧树脂、球型氧化硅、固化剂促进剂和添加剂等。它除了能降低硅芯片、有机基板和焊球之间因CTE不匹配而产生的应力和形变这一重要作用外，还可以增强倒装芯片的结构性能，防止芯片吸潮、离子污染、辐射以及其他不利的工作环境。对流动底部填充胶的性能要求主要包括：合适的流动性、固化温度低、固化速度快，树脂化物无缺陷、填充后无气泡、耐热性能好、热膨胀系数低、玻璃化转化温度高、低模量、良好的粘接强度、内应力小和翘曲度小等，不同的胶性能不同，因此具体间隙可以根据不同底部填充胶的性能进行选择。本专利技术的本质原理是在基板本身的阻焊层上进行表面处理以达到增加表面粗糙度及增强疏水性的目的，无需通过改变封装工艺中的其他参数，所述S3中抑制层的制备可以有不同的方式，比如可以通过涂层滴加的方式，包括如下步骤，S31、通过精密微量阀将特氟龙喷涂在目标位置；以上特氟龙还可以采用其他高分子材质，一般为疏水性或超疏水性材质。S32、将喷涂后的基板进行高温烧结，使得喷涂位置形成抑制层。高温烧结的温度可以根据不同材质的性能进行设定。当然，除了采用以上形式，所述S3中抑制层的制备还可以采用以下步骤，S31、在目标位置通过激光对阻焊层进行灼烧形成抑制层。目前，用于衡量芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，而倒装封装的方式其封装占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。倒装工艺中需要将准备的芯片2通过芯片焊接区上的焊料凸点3与经过处理后的基板进行焊接，所述焊接位置选择于抑制层6的中间，再经过再流焊或热固化后，最后为了芯片与基板之间能有良好的粘结，保护芯片2表面不受污染，增本文档来自技高网...

【技术保护点】
1.一种可减少封装芯片尺寸封装基板，包括一基板，其特征在于：所述基板上设置有用于抑制底部填充时的底部填充胶溢流的非浸润性的抑制层。

【技术特征摘要】
1.一种可减少封装芯片尺寸封装基板，包括一基板，其特征在于：所述基板上设置有用于抑制底部填充时的底部填充胶溢流的非浸润性的抑制层。2.如权利要求1所述的一种可减少封装芯片尺寸封装基板，其特征在于：所述抑制层的厚度为0.1-0.3mm，所述抑制层的宽度为0.1-0.4mm。3.如权利要求1所述的一种可减少封装芯片尺寸封装基板，其特征在于：所述抑制层的宽度为0.2mm。4.一种应用如权利要求1所述的一种可减少封装芯片尺寸封装基板的芯片封装结构。5.如权利要求4所述的芯片封装结构，其特征在于：包括一基板，所述基板上通过焊球连接有芯片，所述芯片与所述焊接之间设置有底部填充胶，所述基板上设置有抑制层，所述抑制层设置于底部填充胶两侧。6.如权利要求4所述的芯片封装结构制备方法，包括如下步骤，S1、对基板进行预处理；S2、将裸芯片通过焊接连接在经过S1处理后的基板上；S3、在芯片与基板之间通过...

【专利技术属性】
技术研发人员：董建，
申请(专利权)人：苏州通富超威半导体有限公司，
类型：发明
国别省市：江苏,32