平坦化方法技术

本发明专利技术公开一种平坦化方法，包含提供一基底，具有一主表面。一凸起结构，位于主表面上。形成一绝缘层，共型地覆盖主表面以及凸起结构的顶面及侧壁。形成一停止层，位于绝缘层上并且至少覆盖凸起结构的顶面。然后全面性地形成一第一介电层，并以一化学机械研磨制作工艺移除部分第一介电层直到暴露出停止层，得到一上表面。形成一预定厚度的第二介电层，覆盖上表面。

【技术实现步骤摘要】
平坦化方法
本专利技术涉及半导体制作工艺领域，特别涉及一种平坦化方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memorycell)构成的阵列区(arrayarea)以及控制电路所在的周边区(peripheralarea)。一般而言，各存储单元是由一晶体管(transistor)连接一电容器(capacitor)的结构(1T1C)，通过电容存储电荷来达到存储数据的目的。随着制成世代的演进，为了缩小存储单元的尺寸而制作出具备更高集密度的芯片，存储器的结构已朝向三维(three-dimensional)发展，例如采用冠式电容结构(crown-typecapacitor)，其存储单元的电容是以垂直的方向设置在晶体管上，不仅可大幅减少电容占据的平面面积，制作上也更具弹性，例如可简单通过增加电容的高度来增加电容的电极的接触面积而得到更大的电容量。然而，冠式电容结构(crown-typecapacitor)使得存储器的阵列区和周边区之间具有明显的阶梯差(stepheight)，造成后续平坦化制作工艺的控制更加困难。因此，本领域仍须要一种改良的平坦化制作工艺，可克服明显的阶梯差而得到一平坦的上表面。
技术实现思路
本专利技术目的在于提供一种改良的平坦化方法，可较准确控制而制作出理想的平坦上表面。本专利技术第一方面提供的平坦化方法，包含下列步骤。首先，提供一基底，具有一主表面，以及一凸起结构，位于该主表面上。接着，形成一绝缘层，共型地覆盖该主表面以及该凸起结构的顶面及侧壁，以及一停止层，位于该绝缘层上并且至少覆盖该凸起结构的顶面。然后，全面性地形成一第一介电层，并进行一化学机械研磨制作工艺，移除部分该第一介电层直到暴露出覆盖该凸起结构的顶面的该停止层，得到一包含该停止层以及该第一介电层的平坦的上表面。后续，形成一预定厚度的第二介电层，覆盖该上表面。本专利技术第二方面提供的平坦化方法，包含下列步骤。首先，提供一基底，具有一主表面，以及一凸起结构，位于该主表面上。接着，形成一预定厚度的绝缘层，共型地覆盖该主表面以及该凸起结构的顶面及侧壁，以及一停止层，位于该绝缘层上并且仅覆盖该凸起结构的顶面。然后，全面性地形成一第一介电层，并进行一化学机械研磨制作工艺，移除部分该第一介电层直到暴露出覆盖该凸起结构的顶面的该停止层，得到一包含该停止层以及该第一介电层的平坦的上表面。后续，移除该停止层，暴露出覆盖该凸起结构顶面的该绝缘层。附图说明图1至图7为本专利技术第一实施例的步骤剖面示意图，其中图7为图6所示步骤的一变化型；图8至图14为本专利技术第二实施例的步骤剖面示意图，其中图14为图13所示步骤的一变化型；图15至图20为本专利技术第三实施例的步骤剖面示意图。主要元件符号说明10基底10a主表面12凸起结构12a顶面12b侧壁14盖层16绝缘层18停止层20光致抗蚀剂层22第一介电层24化学机械研磨制作工艺26上表面28选择性蚀刻29非选择性蚀刻30第二介电层H、H’阶梯差A阵列区B周边区具体实施方式图1至图7为本专利技术第一实施例的步骤示意图。首先，请参考图1，提供基底10，具有主表面10a。基底10区分成阵列区A以及周边区B，其中阵列区A占了主表面10a较大的区域，例如主表面10a面积的50％以上，甚至75％以上，而周边区B占了主表面10a其余较小的区域，例如主表面10a面积的50％以下，甚至25％以下。凸起结构12位于主表面10a上，位于阵列区A的正上方并且完全覆盖阵列区A。从顶视图来看，凸起结构12顶面12a的面积与阵列区A的面积大致相同，换句话说，是主表面10a面积的50％以上，甚至75％以上。根据本专利技术一实施例，基底10是一动态随机存取存储器的基底，包含多个晶体管(图未示)以及多条交错的字符线(word-line,WL)和位线(bit-line,BL)形成其中。凸起结构12是由堆叠在阵列区A正上方的冠式电容所构成，其厚度(或高度)大约是1.5至2微米，或者，可根据电容量的需求而具有更高的厚度，因此造成阵列区A和周边区B之间明显的阶梯差。应可理解的是，本专利技术也应用于其他具有明显阶梯差的元件的平坦化，并不限于实施例所述的存储器。接着，依序形成一绝缘层16，以及一停止层18，共型地覆盖主表面10a以及凸起结构12的顶面12a及侧壁12b。绝缘层16的厚度可小于或等于100埃，较佳介于50埃至100埃之间，材质可包含氧化硅。但不限于此。停止层18的厚度小于或等于100埃，，较佳介于50埃至100埃之间，材质可包含氮化硅(SiN)、氮氧化硅(SiON)或碳氮化硅(SiCN)，但不限于此。根据本专利技术一实施例，形成绝缘层16以及停止层18之前，可包含形成一盖层14，覆盖凸起结构12的顶面12a和侧壁12b并延伸至邻近凸起结构12周围的部分主表面10a。形成盖层14的方法包含先全面性地沉积盖层14，再进行一图案化制作工艺以移除部分盖层。根据本专利技术一实施例，盖层14可包含绝缘层，例如USG，用以保护或隔离突起结构12的电容，或包含导电层，例如钨，用来与电容结构电连接。停止层18与盖层14被绝缘层16区隔开，并不直接接触。请参考图2和图3。接着，进行一图案化制作工艺以移除部分停止层18，步骤包含于停止层18上形成一掩模层，例如光致抗蚀剂层20，仅覆盖凸起结构12的顶面12a，暴露出位于侧壁12b和主表面10a上部分的停止层18，然后以光致抗蚀剂层20为蚀刻掩模进行蚀刻制作工艺，例如对绝缘层16和停止层18具有高选择性的蚀刻制作工艺，移除暴露的停止层18。如图所示，剩余的停止层18仅覆盖凸起结构12的顶面12a。须注意的是，绝缘层16并不会被蚀刻移除，仍完全覆盖住凸起结构12的顶面12a、侧壁12b和基底10的主表面10a。请参考图4。接着，全面性地形成一第一介电层22，例如氧化硅，厚度至少大于凸起结构12的厚度，较佳约是凸起结构12厚度的两倍，以提供后续化学机械研磨制作工艺24足够的研磨厚度。由于绝缘层16的关系，第一介电层22并不会与凸起结构12和基底10直接接触。凸起结构12的厚度造成第一介电层22在阵列区A和周边区B之间具有一明显的阶梯差H。请参考图5。接着，进行化学机械研磨制作工艺24，并利用停止层18当作化学机械研磨制作工艺24的停止层，用以移除部分第一介电层22，直到暴露出停止层18。化学机械研磨制作工艺24的研磨液对于停止层18和第一介电层22具有高蚀刻选择比，较佳者，选择比约为1:10，即停止层18于化学机械研磨制作工艺24中的移除率小于第一介电层22于化学机械研磨制作工艺24中的移除率的十分之一。值得注意的是，如前所述，凸起结构12占基底10总面积的大部分(大于50％，甚至大于75％)，也就是说，当研磨至停止层18暴露出来时，其面积占了研磨表面的大部分(大于50％，甚至大于75％)，因此可较有效控化学机械研磨制作工艺24的停止时间点，确保不同批的研磨量相等，另外，停止层18直接位于凸起结构12上还可达到保护凸起结构12不会被研磨而受损。如图所示，在化学机械研磨制作工艺24后，可得到一平坦的上表面26。请参考图6和图7。后续，如图6所示，可进行一选择本文档来自技高网...

【技术保护点】
1.一种平坦化方法，包含:提供一基底，具有一主表面；凸起结构，位于该主表面上；形成一绝缘层，共型地覆盖该主表面以及该凸起结构的顶面及侧壁；在该绝缘层上形成一停止层，至少覆盖该凸起结构的顶面；全面性地形成一第一介电层；进行一化学机械研磨制作工艺，移除部分该第一介电层直到暴露出该停止层，得到一上表面；形成一预定厚度的第二介电层，覆盖该上表面。

【技术特征摘要】
1.一种平坦化方法，包含:提供一基底，具有一主表面；凸起结构，位于该主表面上；形成一绝缘层，共型地覆盖该主表面以及该凸起结构的顶面及侧壁；在该绝缘层上形成一停止层，至少覆盖该凸起结构的顶面；全面性地形成一第一介电层；进行一化学机械研磨制作工艺，移除部分该第一介电层直到暴露出该停止层，得到一上表面；形成一预定厚度的第二介电层，覆盖该上表面。2.如权利要求1所述的平坦化方法，其中该停止层于该化学机械研磨制作工艺中的移除率小于该第一介电层于该化学机械研磨制作工艺中的移除率的十分之一。3.如权利要求1所述的平坦化方法，其中该停止层的材料包含氮化硅、氮氧化硅或碳氮化硅，该第一介电层的材料包含氧化硅。4.如权利要求1所述的平坦化方法，其中形成该第二介电层之前，另包含移除暴露的该停止层。5.如权利要求1所述的平坦化方法，其中形成该第二介电层之后，另包含进行一缓冲研磨制作工艺。6.如权利要求1所述的平坦化方法，其中该停止层仅覆盖该凸起结构的顶面。7.如权利要求6所述的平坦化方法，其中该第一介电层通过该绝缘层而与该凸起结构和该基底完全区隔开。8.如权利要求1所述的平坦化方法，其中该停止层覆盖该凸起结构的顶面和侧壁，以及该凸起结构周围的部分该主表面。9.如权利要求8所述的平坦化方法，其中形成该停止层的步骤包含移除未被该停止层覆盖的该绝...

【专利技术属性】
技术研发人员：黄柏诚，李昱廷，蔡傅守，林文钦，刘俊良，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71