The application provides an input signal decoding circuit of the MIPI C Phy RX terminal, including an equalization circuit module, a clock recovery circuit module and a decoding circuit module. The balanced circuit module and the TX end of the MIPI are connected by three signal lines to sample the signal on the signal line to obtain the first data, second data signals and third data signals, and the clock recovery circuit is used to analyze the working clock signal according to the first data signal, the second data signal and the third data signal. The decoding circuit module is used to output Flip signals, Rotation signals and Polarity signals according to the first data signal, the second data signal, the third data signal and the working clock signal, and the Flip signal, the Rotation signal and the Polarity signal are used for the serial parallel conversion circuit of the MIPI to obtain the 21bit parallel data. Through the above circuit, the signal of the TX end output is transformed, and the 21bit parallel data is finally obtained, and the data of the TX end is restored so that the MIPI can communicate normally.
【技术实现步骤摘要】
一种MIPIC-PhyRX端的输入信号解码电路
本申请涉及移动通信
,更具体地说,涉及一种MIPIC-PhyRX端的输入信号解码电路。
技术介绍
MIPI(mobileindustryprocessorinterface)是移动行业处理器接口,是MIPI联盟发起的为移动设备应用的处理器制定的开放标准和规范。C-Phy是MIPI最新的一种接口协议,不同于MIPI之前的D-Phy、M-Phy使用两根线组成的差分信号传输方式,C-Phy采用三根线传输信号,三根线上的电压不同,得到不同的线上状态WireState。TX端会根据需要传输的16bit真实数据通过查表映射转换层21bit数据,21bit包含7个3bit串行字符symbol。如果需要将该7个symbol传输至RX端,需要控制线上状态进行7次跳变。在RX端从与其相连接的信号线上接收到信号后,必须对其进行解码处理才能得到TX端输出的3bit串行字符,从而使MIPI进行正常的通信。
技术实现思路
有鉴于此,本申请提供一种MIPIC-PhyRX端的输入信号解码电路,用于对MIPI的RX端接收到的输入信号进行解码处理,以得到TX端输出的3bit串行字符,从而进行正常的通信。为了实现上述目的,现提出的方案如下:一种MIPIC-PhyRX端的输入信号解码电路,包括均衡电路模块、时钟恢复电路模块、解码电路模块和串并转换模块,其中:所述均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对所述信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;所述时钟恢复电路模块用于根据所述第一数据信号、所述第二数 ...
【技术保护点】
1.一种MIPI C‑Phy RX端的输入信号解码电路,其特征在于,包括均衡电路模块、时钟恢复电路模块、解码电路模块和串并转换模块,其中:所述均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对所述信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;所述时钟恢复电路模块用于根据所述第一数据信号、所述第二数据信号和所述第三数据信号解析出工作时钟信号;所述解码电路模块用于根据所述第一数据信号、所述第二数据信号、所述第三数据信号和所述工作时钟信号输出Flip信号、Rotation信号和Polarity信号;所述串并转换模块用于根据所述Flip信号、所述Rotation信号和所述Polarity信号输出21bit并行数据。
【技术特征摘要】
1.一种MIPIC-PhyRX端的输入信号解码电路,其特征在于,包括均衡电路模块、时钟恢复电路模块、解码电路模块和串并转换模块,其中:所述均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对所述信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;所述时钟恢复电路模块用于根据所述第一数据信号、所述第二数据信号和所述第三数据信号解析出工作时钟信号;所述解码电路模块用于根据所述第一数据信号、所述第二数据信号、所述第三数据信号和所述工作时钟信号输出Flip信号、Rotation信号和Polarity信号;所述串并转换模块用于根据所述Flip信号、所述Rotation信号和所述Polarity信号输出21bit并行数据。2.如权利要求1所述的输入信号解码电路,其特征在于,所述均衡电路模块包括阻值相同的第一电阻、第二电阻和第三电阻,还包括第一运放电路、第二运放电路和第三运放电路,其中:所述第一电阻的一端、所述第二电阻的一端、所述第三电阻的一端相连接,构成星形电路;所述第一运放电路的正相输入端与所述三条信号线中的第一信号线、所述第一电阻的另一端、所述第三运放电路的反相输入端相连接,所述第一运放电路的反相输入端与所述三条信号线中的第二信号线相连接,所述第一运放电路的输出端用于输出所述第一数据信号;所述第二运放电路的正相输入端与所述第二信号线、所述第二电阻的另一端、所述第一运放电路的反相输入端相连接,所述第二运放电路的反相输入端与所述三条信号线中的第三信号线相连接,所述第二运放电路的输出端用于输出所述第二数据信号;所述第三运放电路的正相输入端与所述第三信号线、所述第三电阻、所述第二运放电路的反相输入端相连接,所述第三运放电路的输出端用于输出所述第三数据信号。3.如权利要求2所述的输入信号解码电路,其特征在于,所述第一...
【专利技术属性】
技术研发人员:季翔宇,陈余,陶成,
申请(专利权)人:龙迅半导体合肥股份有限公司,
类型:发明
国别省市:安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。