一种MIPI C-Phy RX端的输入信号解码电路制造技术

技术编号:18444800 阅读:38 留言:0更新日期:2018-07-14 10:19
本申请提供了一种MIPI C‑Phy RX端的输入信号解码电路,包括均衡电路模块、时钟恢复电路模块和解码电路模块。均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;时钟恢复电路用于根据第一数据信号、第二数据信号和第三数据信号解析出工作时钟信号;解码电路模块用于根据第一数据信号、第二数据信号、第三数据信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号,Flip信号、Rotation信号和Polarity信号用于输出到MIPI的串并转换电路得到21bit并行数据。通过上述的电路对TX端输出的信号进行变换,最终得到21bit并行数据,恢复出TX端数据从而使MIPI能够进行正常的通信。

An input signal decoding circuit for MIPI C-Phy RX end

The application provides an input signal decoding circuit of the MIPI C Phy RX terminal, including an equalization circuit module, a clock recovery circuit module and a decoding circuit module. The balanced circuit module and the TX end of the MIPI are connected by three signal lines to sample the signal on the signal line to obtain the first data, second data signals and third data signals, and the clock recovery circuit is used to analyze the working clock signal according to the first data signal, the second data signal and the third data signal. The decoding circuit module is used to output Flip signals, Rotation signals and Polarity signals according to the first data signal, the second data signal, the third data signal and the working clock signal, and the Flip signal, the Rotation signal and the Polarity signal are used for the serial parallel conversion circuit of the MIPI to obtain the 21bit parallel data. Through the above circuit, the signal of the TX end output is transformed, and the 21bit parallel data is finally obtained, and the data of the TX end is restored so that the MIPI can communicate normally.

【技术实现步骤摘要】
一种MIPIC-PhyRX端的输入信号解码电路
本申请涉及移动通信
,更具体地说,涉及一种MIPIC-PhyRX端的输入信号解码电路。
技术介绍
MIPI(mobileindustryprocessorinterface)是移动行业处理器接口,是MIPI联盟发起的为移动设备应用的处理器制定的开放标准和规范。C-Phy是MIPI最新的一种接口协议,不同于MIPI之前的D-Phy、M-Phy使用两根线组成的差分信号传输方式,C-Phy采用三根线传输信号,三根线上的电压不同,得到不同的线上状态WireState。TX端会根据需要传输的16bit真实数据通过查表映射转换层21bit数据,21bit包含7个3bit串行字符symbol。如果需要将该7个symbol传输至RX端,需要控制线上状态进行7次跳变。在RX端从与其相连接的信号线上接收到信号后,必须对其进行解码处理才能得到TX端输出的3bit串行字符,从而使MIPI进行正常的通信。
技术实现思路
有鉴于此,本申请提供一种MIPIC-PhyRX端的输入信号解码电路,用于对MIPI的RX端接收到的输入信号进行解码处理,以得到TX端输出的3bit串行字符,从而进行正常的通信。为了实现上述目的,现提出的方案如下:一种MIPIC-PhyRX端的输入信号解码电路,包括均衡电路模块、时钟恢复电路模块、解码电路模块和串并转换模块,其中:所述均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对所述信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;所述时钟恢复电路模块用于根据所述第一数据信号、所述第二数据信号和所述第三数据信号解析出工作时钟信号;所述解码电路模块用于根据所述第一数据信号、所述第二数据信号、所述第三数据信号和所述工作时钟信号输出Flip信号、Rotation信号和Polarity信号;所述串并转换模块用于根据所述Flip信号、所述Rotation信号和所述Polarity信号输出3bit串行字符。可选的,所述均衡电路模块包括阻值相同的第一电阻、第二电阻和第三电阻,还包括第一运放电路、第二运放电路和第三运放电路,其中:所述第一电阻的一端、所述第二电阻的一端、所述第三电阻的一端相连接,构成星形电路;所述第一运放电路的正相输入端与所述三条信号线中的第一信号线、所述第一电阻的另一端、所述第三运放电路的反相输入端相连接,所述第一运放电路的反相输入端与所述三条信号线中的第二信号线相连接,所述第一运放电路的输出端用于输出所述第一数据信号;所述第二运放电路的正相输入端与所述第二信号线、所述第二电阻的另一端、所述第一运放电路的反相输入端相连接,所述第二运放电路的反相输入端与所述三条信号线中的第三信号线相连接,所述第二运放电路的输出端用于输出所述第二数据信号;所述第三运放电路的正相输入端与所述第三信号线、所述第三电阻、所述第二运放电路的反相输入端相连接,所述第三运放电路的输出端用于输出所述第三数据信号。可选的,所述第一电阻、所述第二电阻和所述第三电阻的阻值均为50Ω。可选的,所述解码电路模块包括采样电路、第一编码电路和第二编码电路,其中:所述采样电路用于利用所述工作时钟信号分别对所述第一数据信号、所述第二数据信号和所述第三数据信号进行采样,得到3个当前时钟周期数据、3个上一时钟周期数据和3个上一时钟周期数据的反相数据;所述第一编码电路用于对所述3个当前时钟周期数据、所述3个上一时钟周期数据和所述3个上一时钟周期数据的反相数据进行异或处理,得到所述当前时钟周期数据相对于所述上一时钟周期数据的变化方式;所述第二编码电路用于对所述变化方式进行处理,得到所述Flip信号、所述Rotation信号和所述Polarity信号。可选的,所述变化方式包括顺时针方向旋转、逆时针方向旋转、极性翻转、顺时针方向旋转并极性翻转、逆时针方向旋转并极性翻转。可选的,所述采样电路包括依次串联的第一触发器、第二触发器和第一反相器、依次串联的第三触发器、第四触发器和第二反相器、依次串联的第五触发器、第六触发器和第三反相器,其中:所述第一触发器用于接收所述第一数据信号,并根据所述工作时钟信号输出一个所述当前时钟周期数据,所述第二触发器和所述第一反相器依次输出一个所述上一时钟周期数据和一个所述反相数据;所述第三触发器用于接收所述第二数据信号,并根据所述工作时钟信号输出一个所述当前时钟周期数据,所述第四触发器和所述第二反相器依次输出一个所述上一时钟周期数据和一个所述反相数据;所述第五触发器用于接收所述第三数据信号,并根据所述工作时钟信号输出一个所述当前时钟周期数据,所述第六触发器和所述第三反相器依次输出一个所述上一时钟周期数据和一个所述反相数据。从上述的技术方案可以看出,本申请公开了一种MIPIC-PhyRX端的输入信号解码电路,包括均衡电路模块、时钟恢复电路模块和解码电路模块。均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;时钟恢复电路用于根据第一数据信号、第二数据信号和第三数据信号解析出工作时钟信号;解码电路模块用于根据第一数据信号、第二数据信号、第三数据信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号,Flip信号、Rotation信号和Polarity信号用于输出到MIPI的串并转换电路得到3bit串行字符。通过上述的电路对TX端输出的信号进行变换,最终得到3bit串行字符,恢复出TX端数据从而使MIPI能够进行正常的通信。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1为本申请实施例提供的一种MIPIC-PhyRX端的输入信号解码电路的电路图;图2为本申请实施例的采样电路的电路图;图3为本申请实施例的第一编码电路的电路图;图4为本申请实施例的第二编码电路的电路图。具体实施方式下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。实施例图1为本申请实施例提供的一种MIPIC-PhyRX端的输入信号解码电路的电路图。如图1所示,本实施例输入信号解码电路通过3条信号线与TX端相连接,用于对TX端输出的信号进行解码,根据TX端输出的3bit串行字符进行转换,从而得到21bit并行数据。该电路具体包括均衡电路模块10、时钟恢复电路模块20、解码电路模块30和并串转换模块40。均衡电路模块与MIPI的TX端的三条信号线相连接,用于对信号线上的信号进行采样,从而得到第一数据信号Data_A、第二数据信号Data_B和第三数据信号Data_C。C-Phy中并没有专用的时钟通道,鉴于时钟信息包含在信号线所传输的数据中,因此需要利用时钟恢复电路模块从中得到该工作时本文档来自技高网...

【技术保护点】
1.一种MIPI C‑Phy RX端的输入信号解码电路,其特征在于,包括均衡电路模块、时钟恢复电路模块、解码电路模块和串并转换模块,其中:所述均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对所述信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;所述时钟恢复电路模块用于根据所述第一数据信号、所述第二数据信号和所述第三数据信号解析出工作时钟信号;所述解码电路模块用于根据所述第一数据信号、所述第二数据信号、所述第三数据信号和所述工作时钟信号输出Flip信号、Rotation信号和Polarity信号;所述串并转换模块用于根据所述Flip信号、所述Rotation信号和所述Polarity信号输出21bit并行数据。

【技术特征摘要】
1.一种MIPIC-PhyRX端的输入信号解码电路,其特征在于,包括均衡电路模块、时钟恢复电路模块、解码电路模块和串并转换模块,其中:所述均衡电路模块与MIPI的TX端通过三条信号线相连接,用于对所述信号线上的信号进行采样,得到第一数据信号、第二数据信号和第三数据信号;所述时钟恢复电路模块用于根据所述第一数据信号、所述第二数据信号和所述第三数据信号解析出工作时钟信号;所述解码电路模块用于根据所述第一数据信号、所述第二数据信号、所述第三数据信号和所述工作时钟信号输出Flip信号、Rotation信号和Polarity信号;所述串并转换模块用于根据所述Flip信号、所述Rotation信号和所述Polarity信号输出21bit并行数据。2.如权利要求1所述的输入信号解码电路,其特征在于,所述均衡电路模块包括阻值相同的第一电阻、第二电阻和第三电阻,还包括第一运放电路、第二运放电路和第三运放电路,其中:所述第一电阻的一端、所述第二电阻的一端、所述第三电阻的一端相连接,构成星形电路;所述第一运放电路的正相输入端与所述三条信号线中的第一信号线、所述第一电阻的另一端、所述第三运放电路的反相输入端相连接,所述第一运放电路的反相输入端与所述三条信号线中的第二信号线相连接,所述第一运放电路的输出端用于输出所述第一数据信号;所述第二运放电路的正相输入端与所述第二信号线、所述第二电阻的另一端、所述第一运放电路的反相输入端相连接,所述第二运放电路的反相输入端与所述三条信号线中的第三信号线相连接,所述第二运放电路的输出端用于输出所述第二数据信号;所述第三运放电路的正相输入端与所述第三信号线、所述第三电阻、所述第二运放电路的反相输入端相连接,所述第三运放电路的输出端用于输出所述第三数据信号。3.如权利要求2所述的输入信号解码电路,其特征在于,所述第一...

【专利技术属性】
技术研发人员:季翔宇陈余陶成
申请(专利权)人:龙迅半导体合肥股份有限公司
类型:发明
国别省市:安徽,34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1