一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构制造技术

本发明专利技术公开了一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，包括两块计算板Node0、Node1和背板，计算板Node0、Node1通过背板进行信号互连，分别配置有四颗处理器CPU0、CPU1、CPU2和CPU3，包括用于XDP调试的XDP连接器接口，和，设置在计算板用于DCI调试的PCH，和，分别设置在每一块计算板上的通道切换模块，和，对通道切换模块进行逻辑控制的CPLD模块；所述XDP连接器接口和PCH分别与通道切换模块的输出端连接，通道切换模块的输入端与CPLD模块连接。通过底层硬件逻辑控制，实现XDP和DCI两种调试接口的混合使用，满足多种应用需求，具有简单可靠的特点。

A hardware topology of mixed debugging interface for XDP and DCI in 8 servers

The invention discloses a hardware topology of the XDP and DCI hybrid debugging interface in 8 road servers, including two block Node0, Node1 and backboard. The computing board Node0 and Node1 are interconnected through the backboard, and four processors CPU0, CPU1, CPU2, and CPU3 are configured respectively, including XDP connector interfaces for XDP debugging, and Set up the PCH for DCI debugging on the computing board, and the channel switching modules on each board, and the CPLD module for the logical control of the channel switching module; the XDP connector interface and the PCH are connected to the output end of the channel switching module respectively, and the input end of the channel switching module is connected with the CPLD module. Through the logic control of the underlying hardware, the two debugging interfaces of XDP and DCI can be used in a mixed way to meet a variety of application requirements, with simple and reliable characteristics.

【技术实现步骤摘要】
一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构
本专利技术涉及服务器调试
，尤其是一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构。
技术介绍
XDP(eXtendedDebugPort)接口是intel公司的特有的一种调试接口。XDP接口部署在搭载有intel芯片的PCB板卡上。配合XDP设备及相关软件可进行硅片级和系统级调试、测试、故障排除。XDP调试接口包含JTAG(JointTestActionGroup)总线、运行控制、I2C、调试总线。其中JTAG总线是最重要的构成部分，通过JTAG可完成大部分的调试工作。JTAG总线由TDI、TDO、TCK、TRST、TMS信号组成。XDP通过允许执行两个独立的时钟域扫描链来扩展JTAG。将扫描链分离成两个时钟域的好处是可以将速度较慢的PCH(PlatformControllerHub)移动到一个独立的时钟域上，从而可以提升处理器扫描链的操作频率。DCI(DirectConnectInterface)技术是一种新型的调试接口。PCH上集成了JTAGdebug管脚(TDI、TDO、TRST、TMS)。这些管脚接到了CPU等设备上。操作人员在闭箱的环境下通过连接PCH上的USB3.0接口即可进行调试工作。现有技术方案是在服务器中只能实现XDP或者DCI调试接口其中之一，二者不能共存，现有技术的缺点是调试方式比较单一，不能满足多样化的调试需求。
技术实现思路
本专利技术的目的是提供一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，来解决XDP和DCI不能共存的问题。为实现上述目的，本专利技术采用下述技术方案：一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，包括两块计算板Node0、Node1和背板，计算板Node0、Node1通过背板进行信号互连，分别配置有四颗处理器CPU0、CPU1、CPU2和CPU3，包括用于XDP调试的XDP连接器接口，和，设置在计算板用于DCI调试的PCH，和，分别设置在每一块计算板上的通道切换模块，和，对通道切换模块进行逻辑控制的CPLD模块；所述XDP连接器接口和PCH分别与通道切换模块的输出端连接，通道切换模块的输入端与CPLD模块连接。进一步地，所述通道切换模块包括通道切换芯片U1、U2、U3和U4；所述CPLD模块采集服务器配置方式，实现对通道切换芯片U1、U2、U3和U4的信号控制；所述服务器配置方式包括8路服务器XDP调试方式、8路服务器DCI调试方式、4路服务器XDP调试方式、4路服务器DCI调试方式。进一步地，服务器配置方式为8路服务器XDP调试方式时，PCH设置于计算板Node0处，与计算板Node0连接的XDP连接器接口分别与通道切换芯片U1、PCH和通道切换芯片U4连接，通道切换芯片U1分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接，通道切换芯片U3与通道切换芯片U4连接，通道切换芯片U4与计算板Node1的通道切换芯片U4连接；与计算板Node1连接的XDP连接器接口分别与通道切换芯片U1和通道切换芯片U4连接，通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接，通道切换芯片U3与通道切换芯片U4连接。进一步地，服务器配置方式为4路服务器XDP调试方式时，计算板Node0和计算板Node1分别配置一只PCH，与计算板Node0连接的XDP连接器接口分别与通道切换芯片U1和PCH连接，通道切换芯片U1分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接；与计算板Node1连接的XDP连接器接口分别与通道切换芯片U1和PCH连接，通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接。进一步地，服务器配置方式为8路服务器DCI调试方式时，PCH设置于计算板Node0处，通道切换芯片U1分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3、PCH连接，通道切换芯片U3与通道切换芯片U4连接，通道切换芯片U4与计算板Node1的通道切换芯片U4连接；位于计算板Node1的通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3和通道切换芯片U4连接。进一步地，服务器配置方式为4路服务器DCI调试方式时，计算板Node0和计算板Node1分别配置一只PCH，通道切换芯片U1分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3和PCH连接；位于计算板Node1的通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3和PCH连接。
技术实现思路
中提供的效果仅仅是实施例的效果，而不是专利技术所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：本专利技术提供了一种8路服务器中XDP和DCI混合调试接口的硬件拓扑结构，通过底层硬件逻辑控制，实现XDP和DCI两种调试接口的混合使用，满足多种应用需求，具有简单可靠的特点。XDP和DCI两种调试接口可以共同存在，通过底层硬件进行切换实现不同的配置和应用时，满足多种应用需求。附图说明图1是本专利技术8路服务器中XDP和DCI混合调试接口硬件拓扑结构示意图；图2是本专利技术实施例一硬件拓扑结构示意图；图3是本专利技术实施例二硬件拓扑结构示意图；图4是本专利技术实施例三硬件拓扑结构示意图；图5是本专利技术实施例四硬件拓扑结构示意图。具体实施方式为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本专利技术进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本专利技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本专利技术。如图1所示，8路服务器由Node0、Node1两块计算板和Backplate组成，Node0、Node1两块计算板硬件结构完全相同，跨板信号通过Backplate互联。并且Node0和Node1可以分别组成独立的4路服务器。在每块计算板上都有CPU0、CPU1、CPU2、CPU3四颗CPU。PCH放置在一块单独的板卡上，我们将其称之为PCHMezz卡，PCHMezz卡通过扣板连接器跟计算板相连。一个独立的系统中只装配一个PCHMezz卡，因此在8路服务器中，Node1计算板上的PCHMezz卡不需要装配。在4路服务器中，Node0和Node1上的PCHMezz卡都需要装配。图一中的XDP指的是XDP连接器接口。XDP适配器插入XDP连接器中，并连接到客户端电脑。在客户端电脑上，操作人员使用XDP相关软件可以对服务器进行硅片级和系统级调试、测试、故障排除等工作。除此之外，计算板上还有U1、U2、U3、U4等本文档来自技高网...

【技术保护点】
1.一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，包括两块计算板Node0、Node1和背板，计算板Node0、Node1通过背板进行信号互连，分别配置有四颗处理器CPU0、CPU1、CPU2和CPU3，其特征是，包括用于XDP调试的XDP连接器接口，和，设置在计算板用于DCI调试的PCH，和，分别设置在每一块计算板上的通道切换模块，和，对通道切换模块进行逻辑控制的CPLD模块；所述XDP连接器接口和PCH分别与通道切换模块的输出端连接，通道切换模块的输入端与CPLD模块连接。

【技术特征摘要】
1.一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，包括两块计算板Node0、Node1和背板，计算板Node0、Node1通过背板进行信号互连，分别配置有四颗处理器CPU0、CPU1、CPU2和CPU3，其特征是，包括用于XDP调试的XDP连接器接口，和，设置在计算板用于DCI调试的PCH，和，分别设置在每一块计算板上的通道切换模块，和，对通道切换模块进行逻辑控制的CPLD模块；所述XDP连接器接口和PCH分别与通道切换模块的输出端连接，通道切换模块的输入端与CPLD模块连接。2.如权利要求1所述的一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，其特征是，所述通道切换模块包括通道切换芯片U1、U2、U3和U4；所述CPLD模块采集服务器配置方式，实现对通道切换芯片U1、U2、U3和U4的信号控制；所述服务器配置方式包括8路服务器XDP调试方式、8路服务器DCI调试方式、4路服务器XDP调试方式、4路服务器DCI调试方式。3.如权利要求2所述的一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，其特征是，服务器配置方式为8路服务器XDP调试方式时，PCH设置于计算板Node0处，与计算板Node0连接的XDP连接器接口分别与通道切换芯片U1、PCH和通道切换芯片U4连接，通道切换芯片U1分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接，通道切换芯片U3与通道切换芯片U4连接，通道切换芯片U4与计算板Node1的通道切换芯片U4连接；与计算板Node1连接的XDP连接器接口分别与通道切换芯片U1和通道切换芯片U4连接，通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接，通道切换芯片U3与通道切换芯片U4...

【专利技术属性】
技术研发人员：孔祥涛，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41