一种基于FPGA的C*CORE处理器测试验证系统和方法技术方案

本发明专利技术公开了一种基于FPGA的C*CORE处理器测试验证系统，该验证系统包括ROM模块、RAM模块、GPIO模块、时钟模块、复位模块、AHB总线和CLB2AHB总线桥接模块；所述ROM模块、RAM模块、GPIO模块、时钟模块和复位模块分别与AHB总线连接；所述时钟模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述复位模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述被验证对象通过CLB2AHB总线桥接模块与AHB总线连接；所述GPIO模块外接LED。本验证系统为C*CORE处理器提供了一套完整的基于FPGA的验证方案，为基于C*CORE处理器的设计验证提供了参考。

A test and verification system and method of C*CORE processor based on FPGA

This invention discloses a test and verification system of C*CORE processor based on FPGA, which includes ROM module, RAM module, GPIO module, clock module, reset module, AHB bus and CLB2AHB bus bridge module. The ROM module, RAM module, GPIO module, Shi Zhongmo block and reset module are connected with the AHB bus respectively. The clock module is connected with the ROM module, the RAM module, the GPIO module and the verified object, respectively. The reset module is connected with the ROM module, the RAM module, the GPIO module and the verified object respectively; the verified object is connected with the AHB bus through the CLB2AHB bus bridge module; the GPIO module is connected to the LED. This verification system provides a complete set of FPGA based verification scheme for C*CORE processor, which provides a reference for design verification based on C*CORE processor.

【技术实现步骤摘要】
一种基于FPGA的C*CORE处理器测试验证系统和方法
本专利技术属于处理器测试验证领域，具体是一种基于FPGA的C*CORE处理器测试验证系统和方法。
技术介绍
C*CORE处理器是苏州国芯科技具有自主知识产权的32位CPU。目前，大批采用C*CORE作为嵌入式CPU核心的芯片已经量产并投入市场，广泛应用于信息安全、工业控制、数字机顶盒、税控机、移动存储控制等多个领域，在业界享有很高的知名度，得到了大家的认可。C*CORE处理器的SOC芯片在设计流片之前，不可缺少的步骤是开展基于FPGA的测试验证工作。目前没有相应的基于FPGA的测试验证系统。
技术实现思路
针对现有技术的不足，本专利技术拟解决的技术问题是，提供一种基于FPGA的C*CORE处理器测试验证系统和方法。本专利技术解决所述验证系统技术问题的技术方案是，提供一种基于FPGA的C*CORE处理器测试验证系统，其特征在于该验证系统包括ROM模块、RAM模块、GPIO模块、时钟模块、复位模块、AHB总线和CLB2AHB总线桥接模块；所述ROM模块、RAM模块、GPIO模块、时钟模块和复位模块分别与AHB总线连接；所述时钟模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述复位模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述被验证对象通过CLB2AHB总线桥接模块与AHB总线连接；所述GPIO模块外接LED。本专利技术解决所述验证方法技术问题的技术方案是，提供一种基于FPGA的C*CORE处理器测试验证方法，其特征在于该验证方法包括以下步骤：(1)搭建基于FPGA的C*CORE处理器测试验证系统；(2)按照测试用例需求编写软件控制程序，并在LINUX系统中经过编译器编译后生成对应的二进制文件；二进制文件除包含控制GPIO模块的程序外，还包含C*CORE处理器的启动程序；(3)将二进制文件初始化到ROM模块中；(4)验证系统经过综合、布局布线后，生成验证系统的比特流文件，然后烧写到FPGA的配置芯片FLASH中；(5)待上电复位后，完成FPGA的配置，C*CORE处理器通过读取ROM模块中的软件程序并执行，同时，将中间计算结果写入RAM模块进行缓存；(6)LED灯会按照编写的软件程序进行规律亮灭，从而完成对C*CORE处理器正常工作的测试验证。与现有技术相比，本专利技术有益效果在于：(1)本验证系统为C*CORE处理器提供了一套完整的基于FPGA的验证方案，为基于C*CORE处理器的设计验证提供了参考。(2)该验证系统搭建在XilinxVirtex-7系列开发平台上，该平台上充足的可编程逻辑资源为验证系统的设计提供了保障，因此，只需要实现最小的验证系统功能即可，节省了硬件和成本。(3)为了实现对系统外LED的控制，设计了GPIO模块的软件控制程序并实现了ROM的初始化和软件程序的上电自动加载功能，解决了面向C*CORE处理器的软件程序上电自动加载问题。软件程序的上电自动加载是当完成硬件逻辑的烧写后，软件可以自动加载到处理器并运行。附图说明图1为本专利技术基于FPGA的C*CORE处理器测试验证系统和方法一种实施例的验证系统整体结构架构图；具体实施方式下面给出本专利技术的具体实施例。具体实施例仅用于进一步详细说明本专利技术，不限制本申请权利要求的保护范围。本专利技术提供了一种基于FPGA的C*CORE处理器测试验证系统(简称验证系统，参见图1)，其特征在于该验证系统包括ROM模块1、RAM模块2、GPIO(GeneralPurposeInputOutput，通用的输入输出接口)模块3、时钟(CLK)模块4、复位(RST)模块5、AHB总线6和CLB2AHB总线桥接模块7；所述ROM模块1、RAM模块2、GPIO模块3、时钟模块4和复位模块5分别与AHB总线6连接；所述时钟模块4分别与ROM模块1、RAM模块2、GPIO模块3和被验证对象连接；所述复位模块5分别与ROM模块1、RAM模块2、GPIO模块3和被验证对象连接；所述被验证对象通过CLB2AHB总线桥接模块7与AHB总线6连接；所述GPIO模块3外接4bitsLED。所述被验证对象是以C300H为处理器核，总线类型为CLB的C*CORE处理器。ROM模块1作为软件程序存储器，主要对运行于C*CORE处理器的软件程序进行存储，实现上电自启动功能；ROM模块容量大小为8MByte。RAM模块2作为数据存储器，主要对程序运行过程的中间数据和结果数据进行读写存储；RAM模块容量大小为8MByte。GPIO模块3主要负责对外部的4bitsLED进行控制，控制开启和关断，从而实现C*CORE处理器对芯片外部LED的控制。时钟模块4、复位模块5为整个验证系统提供系统时钟和复位功能。所述验证系统搭建在XilinxVirtex-7系列开发平台上，该平台上充足的可编程逻辑资源为验证系统的设计提供了保障。在验证系统中，C*CORE处理器模块由特定渠道提供，其他模块采用现有的IP核，包括AHBIP核、ROMIP核、RAMIP核、GPIOIP核、时钟IP核以及复位IP核，将各个模块按照主从关系进行有序连接，并对相应的管脚进行约束。本专利技术同时提出了一种基于FPGA的C*CORE处理器测试验证方法(简称验证方法)，其特征在于该验证方法包括以下步骤：(1)搭建基于FPGA的C*CORE处理器测试验证系统；(2)按照测试用例需求编写软件控制程序，并在LINUX系统中经过编译器编译后生成对应的二进制文件，具体是将软件程序.bin文件转换为.coe格式的二进制文件；二进制文件除包含控制GPIO模块的程序外，还包含C*CORE处理器的启动程序；(3)将二进制文件初始化到ROM模块中；(4)验证系统经过综合、布局布线后，生成验证系统的比特流文件，然后烧写到FPGA的配置芯片FLASH中；(5)待上电复位后，完成FPGA的配置，C*CORE处理器通过读取ROM模块中的软件程序并执行，同时，将中间计算结果写入RAM模块进行缓存；(6)LED灯会按照编写的软件程序进行规律亮灭，从而完成对C*CORE处理器正常工作的测试验证。步骤(5)中ROM模块中的软件程序实现对GPIO模块的控制，首先需要设置GPIO的方向(输入或输出)，然后设置GPIO端口的数值，通过时钟计数，完成LED亮灭时间的控制，具体步骤如下：(1)首先设置GPIO模块的方向为输出，表示将通过FPGA端口输出到片外的LED灯；(2)设置GPIO的输出值为1，然后延时1s的时间；(3)设置GPIO的输出值为0，然后延时1s的时间；(4)重复步骤(2)、(3)，直至while循环结束。本专利技术未述及之处适用于现有技术。本文档来自技高网...

【技术保护点】
1.一种基于FPGA的C*CORE处理器测试验证系统，其特征在于该验证系统包括ROM模块、RAM模块、GPIO模块、时钟模块、复位模块、AHB总线和CLB2AHB总线桥接模块；所述ROM模块、RAM模块、GPIO模块、时钟模块和复位模块分别与AHB总线连接；所述时钟模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述复位模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述被验证对象通过CLB2AHB总线桥接模块与AHB总线连接；所述GPIO模块外接LED。

【技术特征摘要】
1.一种基于FPGA的C*CORE处理器测试验证系统，其特征在于该验证系统包括ROM模块、RAM模块、GPIO模块、时钟模块、复位模块、AHB总线和CLB2AHB总线桥接模块；所述ROM模块、RAM模块、GPIO模块、时钟模块和复位模块分别与AHB总线连接；所述时钟模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述复位模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述被验证对象通过CLB2AHB总线桥接模块与AHB总线连接；所述GPIO模块外接LED。2.根据权利要求1所述的基于FPGA的C*CORE处理器测试验证系统，其特征在于ROM模块容量大小为8MByte；RAM模块容量大小为8MByte。3.根据权利要求1所述的基于FPGA的C*CORE处理器测试验证系统，其特征在于所述被验证对象是以C300H为处理器核，总线类型为CLB的C*CORE处理器。4.一种基于FPGA的C*CORE处理器测试验证方法，其特征在于该验...

【专利技术属性】
技术研发人员：王晓璐，付彦淇，何全，杨硕，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津,12