时钟树代码生成方法及装置制造方法及图纸

本发明专利技术涉及集成电路技术领域，公开了一种时钟树代码生成方法及装置。时钟树代码生成方法包括：建立时钟结构信息表，时钟结构信息表包括表示第一级的至少一个时钟信号源，以及与时钟信号源级联的至少一时钟产生单元；获取时钟结构信息表中的时钟结构信息；根据时钟结构信息应用预设的时钟产生单元的描述规则生成时钟树的时钟约束文件或代码，能够直接将时钟树的描述转换成时钟树的时钟约束文件，保证了文档与代码的一致性，提高自动化的程度和可靠性。

Method and device for generation of clock tree code

The invention relates to the field of integrated circuit technology, and discloses a clock tree code generation method and device. The clock tree code generation method includes: setting up the clock structure information table, the clock structure information table includes at least one clock signal source representing the first stage, and at least one clock generation unit cascaded with the clock signal source; obtaining clock structure information in the clock structure information table; applying the preset according to the clock structure information. The description rule of clock generation unit generates clock constraint file or code of clock tree. It can convert the description of clock tree into clock tree, which ensures the consistency of document and code, and improves the degree and reliability of automation.

【技术实现步骤摘要】
时钟树代码生成方法及装置
本专利技术涉及集成电路
，特别涉及时钟树代码生成方法及装置。
技术介绍
现有技术中，时钟树的代码生成一般是先进行文档描述，然后根据设计者对文档的理解，使用verilog代码进行实现。专利技术人发现：应用上述方法无法完全保证文档描述与设计代码的一致性。并且，会带来额外的工作量，增加了设计的时间。
技术实现思路
本专利技术实施方式的目的在于提供一种时钟树代码生成方法及装置，能够直接将时钟树的描述转换成时钟树的时钟约束文件或代码，保证了文档与代码的一致性，提高自动化的程度和可靠性。为解决上述技术问题，本专利技术的实施方式提供了一种时钟树代码生成方法，包括：建立时钟结构信息表，时钟结构信息表包括表示第一级的至少一个时钟信号源，以及与时钟信号源级联的至少一时钟产生单元；获取时钟结构信息表中的时钟结构信息；根据时钟结构信息应用预设的时钟产生单元的描述规则生成时钟树的时钟约束文件或代码。本专利技术的实施方式还提供了一种时钟树代码生成装置，包括：表格建立模块，用于建立时钟结构信息表，时钟结构信息表包括表示第一级的至少一个时钟信号源，以及与时钟信号源级联的至少一时钟产生单元；信息获取模块，与表格建立模块连接，用于获取时钟结构信息表中的时钟结构信息；时钟树代码生成模块，与信息获取模块连接，用于根据时钟结构信息应用预设的时钟产生单元的描述规则生成时钟树的时钟约束文件或代码。本专利技术实施方式相对于现有技术而言，通过建立时钟结构信息表，时钟结构信息表包括表示第一级的至少一个时钟信号源，以及与时钟信号源级联的至少一时钟产生单元；获取时钟结构信息表中的时钟结构信息；根据时钟结构信息应用预设的时钟产生单元的描述规则生成时钟树的时钟约束文件或代码，能够直接将时钟树的描述转换成时钟树的时钟约束文件或代码，保证了文档与代码的一致性，提高自动化的程度和可靠性。另外，时钟信号源包括单个时钟输入信号或多个时钟输入信号，能够支持任意类型的时钟产生单元。另外，根据时钟结构信息以及预设的时钟产生单元的描述规则生成时钟树的时钟约束文件或代码，包括：根据时钟结构信息获取时钟产生单元；根据预设的时钟产生单元的描述规则对时钟产生单元的参数和端口进行定义；获取用户参数；根据用户参数修改时钟产生单元中的参数和端口连接，生成时钟树的时钟约束文件或代码，无需额外的工作即可生成时钟约束文件或代码，保证了文档与代码的一致性。另外，根据时钟结构信息以及预设的时钟产生单元的描述规则生成时钟树的时钟约束文件或代码，还包括：对端口信号进行分析，其中端口信号为时钟产生单元的端口连接信号，支持自动提取的端口信息，提高自动化的程度和生成代码的可靠性。附图说明图1是本专利技术第一实施方式的时钟树代码生成方法的流程示意图；图2是本专利技术第二实施方式的时钟树代码生成方法的流程示意图；图3是本专利技术第三实施方式的时钟树代码生成装置的结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。本专利技术的第一实施方式涉及一种时钟树代码生成方法。时钟树中可以描述根据时钟信号源产生一个或多个时钟信号的一个或多个时钟信号发生器。如图1所示，时钟树代码生成方法包括：步骤S10：建立时钟结构信息表，时钟结构信息表包括表示第一级的至少一个时钟信号源，以及与时钟信号源级联的至少一时钟产生单元。在步骤S10之前，建立基本信息表，基本信息表中包括生成的时钟树中根据时钟信号源产生时钟的时钟信号发生器名称、时钟信号发生器涉及到的用户参数定义。在本专利技术实施方式中，在同一级有多个时钟产生单元与时钟信号源或前一级的时钟产生单元级联时，基本信息表中还包括同一级的多个时钟产生单元产生的时钟之间的相互关系。在本专利技术实施方式中，时钟结构信息表是根据预设的时钟树结构的规则形成的，保存在时钟树结构描述文件中。参见表1，在时钟结构信息表中，第一级表示时钟树的时钟信号源的描述，占用一列。如clk32k。从第二级开始，每一级占用两列分别描述与前一级级联的时钟产生单元的名称和对应的时钟。如，clk_buf_mux2表示第二级的时钟产生单元的名称，pwr_clk32k表示第二级的时钟产生单元对应的时钟。在本专利技术实施方式中，时钟结构信息表中多个时钟信号源时，后一个时钟信号源设置在与前一个时钟信号源级联的最后一级时钟产生单元所在行的下一行。例如，表1中的第二个时钟信号源clk26m设置在与第一个时钟信号源clk32k级联的最后一级时钟产生单元async_cg所在行的下一行。每一级时钟产生单元以第一关键字“NewBranch”开头，当前级的时钟产生单元的名称设置在第一关键字“NewBranch”的后面行，其中，当前级中产生多个时钟时，依次将多个时钟以及对应的时钟产生单元的描述放到第一关键字“NewBranch”所在行的下几行。如，第二级的两列都以第一关键字“NewBranch”开头，在该行的下面，clk_buf_mux2表示第二级的时钟产生单元的名称，pwr_clk32k表示第二级的时钟产生单元对应的时钟。后一级的第一关键字“NewBranch”设置在前一级的最后一个时钟产生单元所在行的下一行，且设置在前一级的第二列的相邻列。如，第三级的第一关键字“NewBranch”设置在第二级的最后一个时钟产生单元clk_buf_mux2所在行的下一行，且设置在第二级的第二列的相邻两列，即设置在该时钟结构信息表的第四列和第五列。表1时钟结构信息表表1中还描述了第三级。第三级包括时钟产生单元async_cg，其输入时钟为第二级的时间产生单元clk_buf_mux2产生的时钟pwr_clk32k，第三级的时钟产生单元async_cg产生三个时钟，分别为display_clk32k、ap_tm32k_clk、kbs_clk32k。时钟产生单元可以支持很多种类型，包括整数分频器、小数分频器、高频分频器、测试模式选择等。时钟产生单元有默认的参数时，可以在时钟产生单元的名称之后还可以设置该时钟产生单元的参数。如，第二级的时钟产生单元clk_buf_mux2后面设置参数tck，参数tck表示时钟产生单元clk_buf_mux2的另一外输入时钟。而第三级的时钟产生单元sdiv的后面设置有参数w2d2、fix、以及WoEn，其中，w2d2表示分频器sdiv的宽度为2，缺省值为2。fix表示分频器sdiv固定为2分频，WoEn表示写使能。在时钟结构信息表中，每个时钟占用一行来描述，每一行中最多设置一个时钟产生单元来描述时钟的产生。因此可以在每一行的后面添加更多的信息，描述该时钟的特性。例如，在表1中的时钟结构信息表的最右边增加一列以添加对应行的时钟的信息。时钟的信息包括：方向、测试时钟、时钟频率、时钟组、时钟产生的类型、以及时钟的波形的至少一个。方向包括：输入(input或者in)、输出(output或者out)、或者内部(inner)。在可测试性设计(DesignforTestability,DFT)模式下，分本文档来自技高网...

【技术保护点】
1.一种时钟树代码生成方法，其特征在于，包括：建立时钟结构信息表，所述时钟结构信息表包括表示第一级的至少一个时钟信号源，以及与所述时钟信号源级联的至少一时钟产生单元；获取所述时钟结构信息表中的时钟结构信息；根据所述时钟结构信息以及预设的所述时钟产生单元的描述规则生成时钟树的时钟约束文件或代码。

【技术特征摘要】
1.一种时钟树代码生成方法，其特征在于，包括：建立时钟结构信息表，所述时钟结构信息表包括表示第一级的至少一个时钟信号源，以及与所述时钟信号源级联的至少一时钟产生单元；获取所述时钟结构信息表中的时钟结构信息；根据所述时钟结构信息以及预设的所述时钟产生单元的描述规则生成时钟树的时钟约束文件或代码。2.根据权利要求1所述的时钟树代码生成方法，其特征在于，所述建立时钟结构信息表之前，包括：建立基本信息表，所述基本信息表中包括生成的所述时钟树表示的时钟信号发生器名称、涉及到的用户参数定义以及设计者信息。3.根据权利要求1所述的时钟树代码生成方法，其特征在于，所述时钟信号源包括单个时钟输入信号或多个时钟输入信号。4.根据权利要求1所述的时钟树代码生成方法，其特征在于，所述根据所述时钟结构信息以及预设的所述时钟产生单元的描述规则生成时钟树的时钟约束文件或代码，包括：根据所述时钟结构信息获取所述时钟产生单元；根据预设的所述时钟产生单元的描述规则对所述时钟产生单元的参数和端口进行定义；获取用户参数；根据所述用户参数修改所述时钟产生单元中的参数和端口连接，生成时钟树的时钟约束文件或代码。5.根据权利要求4所述的时钟树代码生成方法，其特征在于，所述根据所述时钟结构信息以及预设的所述时钟产生单元的描述规则生成时钟树的时钟约束文件或代码，还包括：对端口信号进行分析，其中所述端口信号为所述时钟产...

【专利技术属性】
技术研发人员：金晓红，李大伟，
申请(专利权)人：联芯科技有限公司，大唐半导体设计有限公司，
类型：发明
国别省市：上海,31