用于带隙基准电路的启动电路制造技术

技术编号:18444175 阅读:68 留言:0更新日期:2018-07-14 10:05
本发明专利技术公开了一种用于带隙基准电路的启动电路,其包括第一场效应管、第二场效应管、第三场效应管及第四场效应管,第一场效应管的栅极、源极均与外部电源连接,第一场效应管的漏极与第二场效应管的漏极、第三场效应管的栅极、第四场效应管的栅极共同连接,第二场效应管的栅极与带隙基准电路连接,第三场效应管的漏极与带隙基准电路连接,第三场效应管的源极、第四场效应管的漏极、源极及第二场效应管的源极均接地。本发明专利技术的启动电路结构简单,带隙基准电路完成启动后,不再产生静态功耗,减少了能耗的损失,并且本发明专利技术的启动电路中不采用电阻,减少了的芯片面积。

Starting circuit for bandgap reference circuit

The invention discloses a starting circuit for bandgap reference circuit, which includes the first effect tube, the second field effect tube, the third field effect tube and the four effect tube, the gate of the first effect tube and the source are connected with the external power, the leakage pole of the first effect tube and the leakage of the second field effect tube and the third field effect The gate of the tube and the gate of the fourth field effect tube are connected together, the gate of the second field effect tube is connected with the bandgap reference circuit, the drain pole of the third field effect tube is connected with the bandgap reference circuit, the source pole of the third field effect tube, the drain pole of the fourth field effect tube, the source and the source of the two field effect tube are all grounded. The starting circuit of the invention has simple structure. After the bandgap reference circuit is completed, the static power consumption is no longer produced, and the loss of energy consumption is reduced, and the resistance is not used in the start-up circuit of the invention, and the area of the chip is reduced.

【技术实现步骤摘要】
用于带隙基准电路的启动电路
本专利技术涉及集成电路领域,更具体地涉及一种用于带隙基准电路的启动电路。
技术介绍
带隙基准电路(如图1所示)被广泛用于各类CMOS集成电路中,其作用是产生一个不随环境温度、电源电压变化的恒定基准电压。带隙基准电路的原理简述如下:具有相同尺寸的P型MOS管M1、M2、M3构成电流镜结构,使得流经它们漏极的电流大小均为I1。由于运算放大器OP1具有较高的直流开环增益,其正负输入端节点Vx1、Vx2的电压相同。由于MOS管M2的漏极电流同样经过电阻R1,因此电流I1满足:Vx1为双极结型晶体管Q1的发射极节点电压,Vx3为双极结型晶体管Q2的发射极节点电压,其中,双极结型晶体管Q2的尺寸大小相当于n个双极结型晶体管Q1的并联。因此Vx1-Vx3满足上式中K表示玻尔兹曼常量,T表示环境绝对温度(单位为开尔文),q为单电子所带电荷量。可以看出上式与环境温度T正相关。此电路的输出基准电压Vref满足上式中Vbeq3表示双极结型晶体管Q3的集电极到基极的电压,其大小与环境温度负相关。调节电阻R2、R1的大小可以使得上式中Vbeq3和R2*K*T*ln(n)/(R1*q)两项与温度的变化关系正负抵消,从而使得基准电压Vref与环境温度无关。另外上式中基准电压Vref也与供电电压VDD无关,因此可以通过图1所示的带隙基准电路得到一与环境温度和供电电压无关的电压基准Vref(大小通常为1.2V)。众所周知地,带隙基准电路存在一个非理想稳定态,即当节点Vbp的电压值等于供电电压VDD时,MOS管M1、M2、M3全部截止,电流I1大小等于零,基准电压Vref等于0。该状态是一个稳定状态,使得带隙基准电路的输出恒定为0,从而无法工作。因此带隙基准电路需要一个启动电路使得其脱离非理想稳定态,使之能够产生正常的非零基准电压Vref。现有技术的用于带隙基准电路的启动电路结构如图2所示。如图所示,现有技术的启动电路由MOS管M4、M5、M6、M7及电阻R3构成。MOS管M4与带隙基准电路中的MOS管M1、M2、M3构成电流镜结构,使得MOS管M4的漏极电流也为I1。当带隙基准电路进入非理想稳定态时,Vbp=VDD,此时I1=0。流经MOS管M5漏极的电流同样为0,MOS管M5、M6截止。电阻R3通常选取较大的阻值(兆欧姆量级)。由于MOS管M6截止,其等效漏源阻值较电阻R3更大,因此节点电压Vee大于VDD的一半,使得MOS管M7导通。MOS管M7导通后,会拉低节点Vbp的电压,使得带隙基准电路脱离非理想稳定态。脱离后,电流I1为非零电流,MOS管M5、M6均导通,MOS管M6的等效漏源电阻小于电阻R3,使得节点Vee电压值小于MOS管M7的阈值电压,MOS管M7截止。从而使得节点Vbp稳定在使得带隙基准电路正常工作的电压大小,完成了带隙基准电路的启动。但是,启动电路完成带隙基准电路的启动后,MOS管M6依旧导通,使得会有一直流电流I2通过电阻R3和MOS管M6从VDD流经到地,从而产生了一静态功耗,增加了整个电路的整体功耗;另外,电阻R3通常需要取较大的值,较大的电阻R3会占据较大的芯片面积,不利于整个电路的集成化。因此,有必要提供一种改进的用于带隙基准电路的启动电路来克服上述缺陷。
技术实现思路
本专利技术的目的是提供一种用于带隙基准电路的启动电路,本专利技术的启动电路结构简单,带隙基准电路完成启动后,不再产生静态功耗,减少了能耗的损失,并且本专利技术的启动电路中不采用电阻,减少了的芯片面积。为实现上述目的,本专利技术提供一种用于带隙基准电路的启动电路,其包括第一场效应管、第二场效应管、第三场效应管及第四场效应管,所述第一场效应管的栅极、源极均与外部电源连接,所述第一场效应管的漏极与第二场效应管的漏极、第三场效应管的栅极、第四场效应管的栅极共同连接,所述第二场效应管的栅极与所述带隙基准电路连接,所述第三场效应管的漏极与所述带隙基准电路连接,所述第三场效应管的源极、第四场效应管的漏极、源极及第二场效应管的源极均接地。较佳地,所述第一场效应管为P型场效应管。较佳地,所述第二场效应管、第三场效应管及第四场效应管均为N型场效应管。较佳地,所述第一场效应管的宽长比大于所述第二场效应管的宽长比。较佳地,所述第一场效应管的宽长比是所述第二场效应管的宽长比的2倍以上。与现有技术相比,本专利技术的用于带隙基准电路的启动电路,仅需要1个P型场效应管,3个N型场效应管即可构成,结构简单;同时,在完成带隙基准电路的启动后,不会再产生静态功耗,因此节省了功耗和芯片面积。通过以下的描述并结合附图,本专利技术将变得更加清晰,这些附图用于解释本专利技术的实施例。附图说明图1为现有技术的带隙基准电路的结构图。图2为现有技术的用于带隙基准电路的启动电路与带隙基准电路连接的结构图。图3为本专利技术的用于带隙基准电路的启动电路与带隙基准电路连接的结构图。具体实施方式现在参考附图描述本专利技术的实施例,附图中类似的元件标号代表类似的元件。如上所述,本专利技术提供了一种用于带隙基准电路的启动电路,本专利技术的启动电路结构简单,带隙基准电路完成启动后,不再产生静态功耗,减少了能耗的损失,并且本专利技术的启动电路中不采用电阻,减少了的芯片面积。请参考图3,图3为本专利技术的用于带隙基准电路的启动电路与带隙基准电路连接的结构图。如图所示,在本专利技术中,所述带隙基准电路与现有技术中的带隙基准电路完全一样(如图1、图2所示),因此,在此不再赘述,仅描述所述启动电路。如图3所示,本专利技术的用于带隙基准电路的启动电路包括第一场效应管M1、第二场效应管M2、第三场效应管M3及第四场效应管M4。所述第一场效应管M1的栅极、源极均与外部电源VDD连接,所述第一场效应管M1的漏极与第二场效应管M2的漏极、第三场效应管M3的栅极、第四场效应管M4的栅极共同连接。所述第二场效应管M2的栅极与所述带隙基准电路连接;具体地,所述第二场效应管M2的栅极与所述带隙基准电路的第五场效应管M5的漏极、运算放大器OP1的反相输入端、双极结型晶体管Q1的发射极连接。所述第三场效应管M3的漏极与所述带隙基准电路连接;具体地,所述第三场效应管M3的漏极与所述带隙基准电路的第五场效应管M5、第六场效应管M6、第七场效应管M7的栅极连接。所述第三场效应管M3的源极、第四场效应管M4的漏极、源极及第二场效应管M2的源极均接地。另外,作为本专利技术的优选实施方式,所述第一场效应管M1的宽长比大于所述第二场效应管M2的宽长比,更进一步地,所述第一场效应管M1的宽长比是所述第二场效应管M2的宽长比的2倍以上。且,在本专利技术中,所述第一场效应管M1为P型场效应管,所述第二场效应管M2、第三场效应管M3及第四场效应管M4均为N型场效应管;使得当所述带隙基准电路处于非理想稳定态时,Vbp=VDD,I1=0,Vx1=0,第一场效应管M1和第二场效应管M2均处于截止区。而当所述第一场效应管M1、第二场效应管M2处于截止区时,第一场效应管M1的等效电阻R10可以表示为R10=a1/k1,其中k1表示第一场效应管M1的宽长比,a1为一由P型场效应管工艺特性(工艺制造时掺杂浓度、掺杂类型等因素)所决定的常量;第二场效应管M2的等效电阻同样可以表示为R20=a2/k2,其中本文档来自技高网
...

【技术保护点】
1.一种用于带隙基准电路的启动电路,其特征在于,包括第一场效应管、第二场效应管、第三场效应管及第四场效应管,所述第一场效应管的栅极、源极均与外部电源连接,所述第一场效应管的漏极与第二场效应管的漏极、第三场效应管的栅极、第四场效应管的栅极共同连接,所述第二场效应管的栅极与所述带隙基准电路连接,所述第三场效应管的漏极与所述带隙基准电路连接,所述第三场效应管的源极、第四场效应管的漏极、源极及第二场效应管的源极均接地。

【技术特征摘要】
1.一种用于带隙基准电路的启动电路,其特征在于,包括第一场效应管、第二场效应管、第三场效应管及第四场效应管,所述第一场效应管的栅极、源极均与外部电源连接,所述第一场效应管的漏极与第二场效应管的漏极、第三场效应管的栅极、第四场效应管的栅极共同连接,所述第二场效应管的栅极与所述带隙基准电路连接,所述第三场效应管的漏极与所述带隙基准电路连接,所述第三场效应管的源极、第四场效应管的漏极、源极及第二场效应管的源极均接地。2.如权利要求1所述的...

【专利技术属性】
技术研发人员:何力
申请(专利权)人:四川和芯微电子股份有限公司
类型:发明
国别省市:四川,51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1