The invention provides a computer interlocking platform control method based on a finite state machine, including the new cycle synchronization, checking four CPU of the main line and the backup line to run on the same time line; input data synchronization to ensure that the input data of each CPU is synchronized; the result data synchronization, send control commands or the end cycle, if the result is the result. As the data is consistent, the master master CPU sends control commands to the external device to complete a cycle operation; if the result data has at least one inconsistent, the system is terminated. The invention provides the control method of the computer interlocking platform based on the finite state machine. In the whole control platform, the finite state machine synchronizes the data and the result data of the input data at the beginning of the new cycle, and improves the accuracy of the transmitted data. In addition, by setting the algorithm to determine the status of the main and backup CPU, the main line is raised when the system fails, and a seamless switch is made to ensure the normal operation of the computer interlocking platform.
【技术实现步骤摘要】
一种基于有限状态机的计算机联锁平台控制方法
本专利技术涉及一种计算机联锁平台的控制方法,尤其涉及一种基于有限状态机的计算机联锁平台控制方法。
技术介绍
铁路运输已经成为现代运输中不可替代的运输方式,铁路因其运输量大、运输速度快,而对国家经济的发展发挥着越来越重要的作用。计算机联锁系统是铁路运输系统的一项重要组成部分,计算机联锁系统是保障车站铁路运输安全、高效进行的主要设备。当前国内应用的计算机联锁系统大多为双机热备制式,随着铁路运输在市场的作用越来越重要,对计算机联锁系统的可靠性与安全性要求也越来越高,因此,目前更多的计算机联锁系统使用二乘二取二制式控制方法。二乘二取二控制方式与双机热备制式、三取二制式控制方式相比,具有更高的可靠性与安全性。双机热备控制方式为两个CPU同时工作,互为主备。三取二控制方式为三个CPU同时工作,取其中2个CPU相同运算结果进行输出。二乘二取二控制方式为4个CPU同时工作,并且分为两系,完成二取二的工作,即每系2个CPU同时进行运算,运算结果通过比较后输出,两系工作单元互为主备,在安全性、可靠性方面有了显著的提高。二乘二取二制式联锁控制平台由两台独立的联锁机构成,一台作为主系,另外一台作为备系。每系由两个独立的运算逻辑单元处理器(CPU)构成,两个运算逻辑单元处理器(CPU)有主从之分,即每系的两个CPU,一个为主CPU,另一个为从CPU。主CPU拥有绝对控制权,从CPU负责对主CPU的结果数据进行验证以完成二取二逻辑,因此,在二乘二取二制式联锁控制平台中共有4个CPU分别为4种状态:主系主CPU,主系从CPU,备系主CPU,备 ...
【技术保护点】
1.一种基于有限状态机的计算机联锁平台控制方法,其特征在于,包括:——新周期同步,校核主系、备系的主CPU、从CPU至同一时间线上运行,所述同一时间线的算法为:设定主系主CPU为主定时器,并为所述主定时器设计一主计数器,每触发一次主定时器,所述主计数器的序号便增加1,在心跳帧当中流逝的周期数字段将该主计数器的序号传递到其它的CPU上,其它CPU的计数器与主计数器的序号比较,若两者的差值的绝对值大于等于1,则其它CPU的计数器调整为主定时器的序号;——输入数据同步,主系主CPU向备系主CPU发送输入数据,主系主CPU与主系从CPU相互发送、接收输入数据,并比较输入数据,若主系从CPU的输入数据与主系主CPU的输入数据不一致,则主系从CPU的输入数据同步至与主系主CPU一致;备系主CPU接收主系主CPU发送的输入数据,并与主系主CPU的输入数据比较;若备系主CPU与主系主CPU的输入数据相同,则备系主CPU与备系从CPU相互发送、接收输入数据,并进行比较;若备系主CPU与主系主CPU的输入数据不相同,则备系主CPU的输入数据同步至与主系主CPU一致,以确保各CPU的输入数据同步;——结果数 ...
【技术特征摘要】
1.一种基于有限状态机的计算机联锁平台控制方法,其特征在于,包括:——新周期同步,校核主系、备系的主CPU、从CPU至同一时间线上运行,所述同一时间线的算法为:设定主系主CPU为主定时器,并为所述主定时器设计一主计数器,每触发一次主定时器,所述主计数器的序号便增加1,在心跳帧当中流逝的周期数字段将该主计数器的序号传递到其它的CPU上,其它CPU的计数器与主计数器的序号比较,若两者的差值的绝对值大于等于1,则其它CPU的计数器调整为主定时器的序号;——输入数据同步,主系主CPU向备系主CPU发送输入数据,主系主CPU与主系从CPU相互发送、接收输入数据,并比较输入数据,若主系从CPU的输入数据与主系主CPU的输入数据不一致,则主系从CPU的输入数据同步至与主系主CPU一致;备系主CPU接收主系主CPU发送的输入数据,并与主系主CPU的输入数据比较;若备系主CPU与主系主CPU的输入数据相同,则备系主CPU与备系从CPU相互发送、接收输入数据,并进行比较;若备系主CPU与主系主CPU的输入数据不相同,则备系主CPU的输入数据同步至与主系主CPU一致,以确保各CPU的输入数据同步;——结果数据同步,主系主CPU向备系主CPU发送结果数据,主系主CPU与主系从CPU相互发送、接收结果数据,并比较结果数据;备系主CPU接收主系主CPU发送的结果数据,并与主系主CPU的结果数据比较;若结果数据一致,则备系主CPU与备系从CPU相互发送、接收结果数据,并比较结果数据;——发送控制命令或结束周期,若结果数据一致,则由主系主CPU向外部设备发送控制命令,完成一个周期的运算;若结果数据至少有一个不一致,则终止系统。2.根据权利要求1所述的控制方法,其特征在于,系统启动时,主系、备系的关系确定方式为:若两系启动之间有时间差,将两系分别记为I系和II系,I系尝试接收II系的心跳信号帧,若I系收到II系发出的心跳信号帧,则将I系设置为校核状态,并在校核完成后将I系设置为热备状态,即I系为备系,II系为主系;若两系同...
【专利技术属性】
技术研发人员:刘传振,张博,刘传启,何建宏,赵丽宏,
申请(专利权)人:上海亨钧科技股份有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。