具有基于源极跟随器的DAC符号间干扰消除的设备制造技术

本申请涉及具有基于源极跟随器的DAC符号间干扰消除的设备，并且公开了一种电流数‑模转换器(DAC)(例如，图1A)和包含DAC的集成电路芯片。电流DAC包括：开关电路(102)，其包括多个开关(M1‑M4)，所述多个开关被耦合成接收差分数字控制信号并且被耦合成提供第一差分电流输出(VP)和第二差分电流输出(VM)；电流源(CS1)，其耦合到上轨并且耦合到开关电路的第一节点(N1)；第一电流阱(CS0)，其耦合到下轨并且耦合到开关电路的第二节点(N2)；以及干扰消除电路(104)，其被耦合成基本上防止尾电容电流流过第一差分电流输出和第二差分电流输出。

【技术实现步骤摘要】
具有基于源极跟随器的DAC符号间干扰消除的设备
所公开的实施例总体涉及电流数-模转换器(DAC)的领域。更具体地并且不通过任何限制，本公开涉及具有基于源极跟随器的DAC符号间干扰消除的设备。
技术介绍
在电流DAC中，当尾节点电容器在具有不相等电压的节点之间切换时，尾节点电容器可能造成符号间干扰(inter-symbolinterference，ISI)或动态误差。这是因为每当两个节点在不相等电压之间切换时尾节点电容必须供应有电荷中的差值并且此电荷一般是从输出中汲取的。这些不相等电压可能来源于偏移电压或者可以是信号相关的。这些用DAC元件的切换模式调制并且造成谐波失真或噪音恶化。用于减少所造成的误差的常规的方法是降低DAC元件的尾节点电容和/或降低节点中的不相等电压。
技术实现思路
所公开的实施例提供了一种电流，所述电流经缓冲和缩放以供应尾电容器所需的电流。所提供的电流受输出信号的控制以满足尾电容器的需要，使得尾电容器不再从输出节点中拉取电流。由非理想性引起的非线性被减少或消除。在一个方面中，公开了电流数-模转换器(DAC)的实施例。电流DAC包括：开关电路，其包括多个开关，所述多个开关被耦合成接收差分数字控制信号并且被耦合成提供第一差分电流输出和第二差分电流输出；电流源，其耦合到上轨并且耦合到开关电路的第一节点；第一电流阱/电流吸收器(currentsink)，其耦合到下轨并且耦合到开关电路的第二节点；以及干扰消除电路，其被耦合成基本上防止尾电容电流流过第一差分电流输出和第二差分电流输出。在另一个方面中，公开了集成电路(IC)芯片的实施例。IC芯片包括：回路滤波器；以及数-模转换器，其被耦合成朝向回路滤波器提供第一差分电流输出和第二差分电流输出，DAC包括多个DAC元件，DAC元件各自包括：开关电路，其包括多个开关，所述多个开关被耦合成接收相应的差分数字控制信号并且被耦合成提供相应的第一差分电流输出和第二差分电流输出；电流源，其耦合到上轨并且耦合到开关电路的第一节点；第一电流阱，其耦合到下轨并且耦合到开关电路的第二节点；以及干扰消除电路，其被耦合成基本上防止尾电容电流流过第一差分电流输出和第二差分电流输出。附图说明本公开的实施例借助于在附图的各图中的示例进行说明，而非作为限制，在附图中，相同附图标记指示相似元件。应注意，对本公开中的“一”或“一个”实施例的不同参考未必是参考同一实施例，且此类参考可意味着至少一个。另外，当结合实施例来描述具体特征、结构或特性时，应理解，无论是否予以明确地描述，结合其它实施例来实现此特征、结构或特性均在所属领域的技术人员的知识范围内。如本文中所使用，除非作为可以包括无线连接的“可通信地耦合”，否则术语“耦合”或“耦接”意图意味着间接或直接电连接。因此，如果第一装置耦合到第二装置，那么该连接可以通过直接电连接，或者通过经由其它装置和连接的间接电连接。为了图示说明本公开的一个或多个示例性实施例，将附图并入到说明书中且形成说明书的一部分。将从以下具体实施方式中结合所附权利要求书且参考附图来理解本公开的各种优点及特征，在附图中：图1A-图1C各自描绘了根据本公开的实施例的具有干扰消除电路的电流DAC的示例元件；图2A和图2B各自描绘了根据本公开的实施例的在电流DAC中的干扰消除电路的示例实施方式；图3描绘了在具有和不具有所公开的干扰消除电路这两种情况下的理想信号量化噪音对(versus)实际信号量化噪音的图形；图4描绘了根据本公开的实施例的可以在其中使用所公开的电流DAC的系统；以及图5A和图5B描绘了根据现有技术在电流DAC中经历的问题中的一个。具体实施方式现在将参考附图详细描述本专利技术的具体实施例。在本专利技术的实施例的以下详细描述中，阐述了许多具体细节以便提供本专利技术的更透彻的理解。然而，所属领域的技术人员将显而易见，可以在没有这些具体细节的情况下实践本专利技术。在其它情况下，不再详细描述众所周知的特征，从而避免了不必要地使描述变复杂。首先转向图4，示出了德尔塔西格玛(Delta-Sigma，ΔΣ)模-数转换器(ADC)400，在所述模-数转换器中可以利用所公开的DAC。ΔΣADC400包括：ΔΣ调制器402，其在非常高的速率下将模拟输入信号采样为一位流；以及数字/抽取滤波器404，其获取所采样的数据并且将其转换为高分辨率的较慢数字代码。德尔塔西格玛调制器402包括ΔΣ回路滤波器406、量化器408和反馈回路，所述反馈回路提供ΔΣ调制器402的输出信号的模拟版本。反馈回路包括数据加权平均化(data-weightedaveraging，DWA)电路410和多位DAC412。来自DAC412的模拟反馈信号被提供到减法器414，所述减法器从模拟输入信号中减去反馈信号以提供差值。此差值被提供到ΔΣ回路滤波器406，所述ΔΣ回路滤波器放大差值并且将差值提供到量化器408，所述量化器提供数字输出信号416。在一个实施例中，量化器408包括闪速ADC。数字输出信号416被提供到数字/抽取滤波器404并且也被提供到反馈回路。在反馈回路内，通过DWA410在输出信号上执行数字加权平均化，所述输出信号随后被提供到多位DAC412以转换回到模拟以用于调节输出信号。ADC400可以在无线市场中使用并且需要低信噪比(SNR)和低功率两者。所支持的带宽可以相当大，例如，100MHz。因为德尔塔西格玛ADC是过采样数据转换器，所以ΔΣ调制器402的采样速率远远高于带宽。在一个示例中，采样速率是3.4GHz。存在于DAC412中的任何误差将多余地校正ΣΔ回路滤波器406，将误差传播到更大的系统中。其中实施ADC400的亚微米技术利用低功率，需要电流源的低衰退(degeneration)以避免较高噪音。高带宽意味着闪烁噪音是噪音的显著部分。通过对低闪烁噪音和低衰退的需求，更大尺寸的晶体管用于电流DAC中，引起高电容尾电容器，这继而造成增大的符号间干扰。图5A和图5B描绘了根据现有技术的电流DAC的单个元件500的电路图。虽然在两幅图中示出了相同元件，但是500A是指在D[n]为零的时间周期期间的元件，并且500B是指在D[n]为一的时间周期期间的元件；参考元件500是参考结构本身而没有考虑时序。元件500可以是DAC(诸如多位DAC412，)的一部分，在一个示例中所述DAC可以包含元件500的十六到二十个复制品，每个复制品各自耦合以将电流提供到差分输出信号VP和VM，其中每个元件“n”接收相应的一对控制信号D[n]和/D[n]。元件500包括四个开关M1-M4，所述开关用于将电流引导到VP或VM。开关M1和M2串联耦合在由电流源CS1在节点N1处提供的高电压(uppervoltage)与由电流阱CS0在节点N2处提供的低电压(lowervoltage)之间。开关M1、M2进一步耦合以通过差分数字输入信号D[n]和/D[n]来控制，其中输出信号VP取自位于开关M1与开关M2之间的节点N3。开关M3和M4也串联耦合于在节点N1处提供的高电压与在节点N2处提供的低电压之间并且耦合为通过信号/D[n]和D[n]来控制；输出信号VM取自位于开关M3与开关M4之间的节点N4。在图5A、图5B中所示的实施例中，开关M1本文档来自技高网...

【技术保护点】
1.一种电流数‑模转换器即DAC，其包括：开关电路，其包括多个开关，所述多个开关被耦合成接收差分数字控制信号并且被耦合成提供第一差分电流输出和第二差分电流输出；电流源，其耦合到上轨并且耦合到所述开关电路的第一节点；第一电流阱，其耦合到下轨并且耦合到所述开关电路的第二节点；以及干扰消除电路，其被耦合成基本上防止尾电容电流流过所述第一差分电流输出和所述第二差分电流输出。

【技术特征摘要】
2016.12.30 US 15/395,6731.一种电流数-模转换器即DAC，其包括：开关电路，其包括多个开关，所述多个开关被耦合成接收差分数字控制信号并且被耦合成提供第一差分电流输出和第二差分电流输出；电流源，其耦合到上轨并且耦合到所述开关电路的第一节点；第一电流阱，其耦合到下轨并且耦合到所述开关电路的第二节点；以及干扰消除电路，其被耦合成基本上防止尾电容电流流过所述第一差分电流输出和所述第二差分电流输出。2.根据权利要求1所述的DAC，其中所述干扰消除电路进一步被耦合成接收来自所述第一差分电流输出和所述第二差分电流输出的相应的电压并且被耦合成朝向所述第二节点提供第一缓冲电流。3.根据权利要求2所述的DAC，其中所述干扰消除电路进一步被耦合成朝向所述第一节点提供第二缓冲电流。4.根据权利要求2所述的DAC，其中所述干扰消除电路包括：第一缓冲电容器；第一电压缓冲器，其被耦合成将来自所述第一差分电流输出的所述相应的电压选择性地提供到所述第一缓冲电容器；第二电压缓冲器，其被耦合成将来自所述第二差分电流输出的所述电压选择性地提供到所述第一缓冲电容器；以及第一电流缓冲器，其被耦合成从所述第一缓冲电容器中接收第一缓冲电流并且被耦合成朝向所述第二节点提供所述第一缓冲电流。5.根据权利要求4所述的DAC，其中所述干扰消除电路进一步包括：第二缓冲电容器；以及第二电流缓冲器，其被耦合成从所述第二缓冲电容器中接收第二缓冲电流并且被耦合成朝向所述第一节点提供所述第二缓冲电流；其中所述第一电压缓冲器进一步被耦合成将来自所述第一差分电流输出的所述相应的电压选择性地提供到所述第二缓冲电容器，并且所述第二电压缓冲器进一步被耦合成将来自所述第二差分电流输出的所述电压选择性地提供到所述第二缓冲电容器。6.根据权利要求4所述的DAC，其中所述干扰消除电路进一步包括：第二缓冲电容器；第三电压缓冲器，其被耦合成将来自所述第一差分电流输出的所述相应的电压选择性地提供到所述第二缓冲电容器；第四电压缓冲器，其被耦合成将来自所述第二差分电流输出的所述电压选择性地提供到所述第二缓冲电容器；以及第二电流缓冲器，其被耦合成从所述第二缓冲电容器中接收第二缓冲电流并且被耦合成朝向所述第一节点提供所述第二缓冲电流。7.根据权利要求4所述的DAC，其中所述第一电压缓冲器和所述第二电压缓冲器包括第一放大器和第二放大器。8.根据权利要求4所述的DAC，其中在所述第二节点耦合到所述第一差分电流输出时的第一时间周期期间，所述第一电压缓冲器耦合到所述第一缓冲电容器，并且在所述第二节点耦合到所述第二差分电流输出时的第二时间周期期间，所述第二电压缓冲器耦合到所述第一缓冲电容器。9.根据权利要求8所述的DAC，其中所述第一电压缓冲器包括第一晶体管，所述第一晶体管具有耦合到所述第一差分电流输出的栅极、耦合到所述上轨的漏极以及耦合到第二电流阱的源极，在所述第一晶体管与所述第二电流阱之间获取的第一电流选择性地耦合到所述第一缓冲电容器，并且所述第二电压缓冲器包括第二晶体管，所述第二晶体管...

【专利技术属性】
技术研发人员：S·杜萨德，E·米拉尼，S·简温尔，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US