一种沟槽肖特基半导体装置制造方法及图纸

本发明专利技术公开了一种沟槽肖特基半导体装置，在沟槽之间半导体材料内引入PN结或相对轻掺杂区，将表面电势引入到漂移层中，加快漂移层耗尽，降低导通电阻和沟槽底部绝缘层附近电场；本发明专利技术的沟槽肖特基半导体装置将沟槽设置有终端结构，使得器件的整体反向阻断能力接近或者达到半导体装置内元胞反向阻断能力。

【技术实现步骤摘要】
一种沟槽肖特基半导体装置
本专利技术涉及到一种沟槽结构肖特基半导体装置。
技术介绍
功率半导体整流器件被大量使用在电源管理上，特别涉及到肖特基半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有较差的反向阻断特和较高的导通电阻等缺点。人们提出了新结构用于改进肖特基的反向阻断特性，一类新结构在肖特基器件表面引入P型导电材料，改善了器件的反向阻断电压和漏电流特性，同时也在器件正向导通时引入少子，降低了器件的开关性能；第二类新结构在器件表面引入沟槽MIS结构，通过将表面电势引入器件内部，以此提高器件反向阻断压降或者降低导通电阻，此方法在肖特基结表面电势和反向阻断压降不能很好兼顾，此方法在器件内设置绝缘材料，使得器件的可靠性受到影响；第三类新结构在器件内引入P型导电材料，以此改变漂移区电场，提高器件的反向阻断电压，因需要多次外延制造工艺，带来器件的制造流程复杂和制造成本极大升高的问题。
技术实现思路
本专利技术针对上述一个或多个问题，提供一种沟槽结构肖特基半导体装置及其制备方法。一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；第一漂移层，为第一导电半导体材料构成，位于衬底层之上；第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；多个沟槽，位于第二漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层半导体材料；沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁；沟槽侧壁第一导电半导体材料掺杂浓度包括大于第二漂移层半导体材料掺杂浓度，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成电荷补偿结构，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成单边电荷补偿结构，第二漂移层半导体材料完全耗尽，而沟槽侧壁第一导电半导体材料通过沟槽内MIS结构完全耗尽，沟槽侧壁第一导电半导体材料峰值掺杂浓度大于第一漂移层掺杂浓度；肖特基势垒结，位于沟槽侧壁第一导电半导体材料上表面；第二漂移层上表面接触，为肖特基势垒结或欧姆接触；终端结构为终端沟槽结构，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠第二漂移层半导体材料，或者终端沟槽临靠沟槽侧壁第一导电半导体材料，或者终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料、肖特基势垒结和第二漂移层上表面。一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；第一漂移层，为第一导电半导体材料构成，位于衬底层之上；第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；第三漂移层，为第一导电半导体材料构成，位于第二漂移层之上；多个沟槽，位于第三漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层半导体材料；沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁，沟槽侧壁第一导电半导体材料峰值掺杂浓度大于第一漂移层掺杂浓度；沟槽侧壁第一导电半导体材料掺杂浓度包括大于第二漂移层半导体材料掺杂浓度，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成电荷补偿结构，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成单边电荷补偿结构，第二漂移层半导体材料完全耗尽，而沟槽侧壁第一导电半导体材料通过沟槽内MIS结构完全耗尽；终端结构为终端沟槽结构，沟槽底部位于衬底层中，沟槽内填充绝缘材料，沟槽内绝缘材料临靠第二漂移层半导体材料、沟槽侧壁第一导电半导体材料或者半导体装置元胞沟槽，临靠半导体装置元胞沟槽即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层；肖特基势垒结，位于第三漂移层和沟槽侧壁第一导电半导体材料上表面；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽，位于漂移层表面，沟槽底部漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；横向变化掺杂区，位于沟槽之间半导体材料，为第一导电半导体材料，在远离沟槽方向上具有杂质掺杂浓度逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁；肖特基势垒结，位于横向变化掺杂区上表面；肖特基势垒结，位于横向变化掺杂区或者漂移层上表面；终端沟槽，位于半导体装置边缘表面，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层，或者终端沟槽临靠半导体装置横向变化掺杂区和漂移层，或者终端沟槽临靠第二导电半导体材料，第二导电半导体材料位于终端沟槽和横向变化掺杂区之间，第二导电半导体材料宽度小于上述多个沟槽之间横向变化掺杂区宽度二分之一；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽，位于漂移层表面，沟槽底部漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第二导电半导体材料，临靠沟槽侧壁和漂移层上表面，沟槽侧壁第二导电半导体材料之间为漂移层第一漂移层半导体材料，沟槽侧壁第二导电半导体材料上表面为肖特基势垒结或欧姆接触；肖特基势垒结，位于漂移层上表面；终端沟槽，位于半导体装置边缘表面，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层，或者终端沟槽临靠半导体装置漂移层不与元胞沟槽接触，并且终端沟槽与元胞沟槽间距小于元胞之间间距二分之一，或者终端沟槽临靠第二导电半导体材料不与元胞沟槽接触；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。本专利技术的沟槽肖特基半导体装置，在沟槽之间半导体材料内引入PN结或相对轻掺杂区，将表面电势引入到漂移层中，加快漂移层耗尽，降低导通电阻和沟槽底部绝缘层附近电场；本专利技术的沟槽肖特基半导体装置将沟槽设置有终端结构，使得器件的整体反向阻断能力接近或者达到半导体装置内元胞反向阻断能力。附图说明图1为本专利技术沟槽底部设置多层绝缘材料沟槽肖特基本文档来自技高网...

【技术保护点】
1.一种沟槽肖特基半导体装置，其特征在于：包括：衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；第一漂移层，为第一导电半导体材料构成，位于衬底层之上；第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；多个沟槽，位于第二漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层半导体材料；肖特基势垒结，位于沟槽侧壁第一导电半导体材料上表面；第二漂移层上表面接触为肖特基势垒结或欧姆接触；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料、肖特基势垒结和第二漂移层上表面。

【技术特征摘要】
1.一种沟槽肖特基半导体装置，其特征在于：包括：衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；第一漂移层，为第一导电半导体材料构成，位于衬底层之上；第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；多个沟槽，位于第二漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层半导体材料；肖特基势垒结，位于沟槽侧壁第一导电半导体材料上表面；第二漂移层上表面接触为肖特基势垒结或欧姆接触；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料、肖特基势垒结和第二漂移层上表面。2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁。3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽侧壁第一导电半导体材料峰值掺杂浓度大于第二漂移层半导体材料掺杂浓度。4.如权利要求1所述的半导体装置，其特征在于：终端结构为终端沟槽结构，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠第二漂移层半导体材料、沟槽侧壁第一导电半导体材料或者半导体装置元胞沟槽。5.一种沟槽肖特基半导体装置，其特征在于：包括：衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；第一漂移层，为第一导电半导体材料构成，位于衬底层之上；第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；第三漂移层，为第一导电半导体材料构成，位于第二漂移层之上；多个沟槽，位于第三漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层和第三漂移层半导体材料；肖特基势垒结，位于第三漂移层和沟槽侧壁第一导电半导体材料上表面；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。6.如权利要求5所述的半导体装置，其特征在于：所述的沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高在变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁。7.如权利要求5所述的半导体装置，其特征在于：所述的沟槽侧壁第...

【专利技术属性】
技术研发人员：朱江，
申请(专利权)人：朱江，
类型：发明
国别省市：辽宁,21