静电保护电路制造技术

本发明专利技术提供一种静电保护电路。本发明专利技术的静电保护电路包括信号线以及与信号线对应的ESD器件。所述ESD器件包括设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管，所述ESD器件中，设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管均为多个，通过增加静电释放路径或者降低静电释放时产生的电流，从而有效地提升了静电保护电路的抗静电能力。

【技术实现步骤摘要】
静电保护电路
本专利技术涉及显示
，尤其涉及一种静电保护电路。
技术介绍
在薄膜晶体管液晶显示面板(ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD)及有源矩阵有机发光二极管(Active-matrixorganiclightemittingdiode，AMOLED)显示面板的制作及运输过程中，容易产生静电放电(Electro-StaticDischarge，ESD)现象。静电放电发生时，在很短的时间内产生很大的电流，一旦静电放电电流流经半导体集成电路，通常会造成静电损伤，导致绝缘介质的击穿，引起薄膜晶体管阈值电压漂移或者栅极和源极的短路。除非有适当的放电途径，否则静电荷累积到一定程度而放电时，会破坏显示面板内的部分像素结构，造成显示不良，甚至造成整个显示面板的损坏，因此现有的显示面板中设有静电保护器件(简称ESD器件)，防止静电放电对各信号线造成的损伤。如图1所示，为现有的一种静电保护电路的电路图，该种静电保护电路中，对应一条信号线100设置一个ESD器件200，该ESD器件200由一个N型TFT10和一个P型TFTT20组成，N型TFTT10的栅极与漏极短接，均恒压低电位VGL，源极电性连接信号线100；P型TFTT20的栅极与漏极短接，均接入恒压高电位VGH，源极电性连接信号线100。当信号线100上正的静电电荷累积到一定程度使得P型TFTT20的源极的电位高于所述恒压高电位VGH时，所述P型TFTT20导通来对静电放电；当信号线100上的负的静电电荷累积到一定程度使得N型TFTT10的源极的电位低于所述恒压低电位时VGL时，所述N型TFTT10导通来对静电放电。如图2所示，为现有的另一种静电保护电路的电路图，该种静电保护电路中，对应一条信号线100设置一个ESD器件200’，该ESD器件200’由第一N型TFTT30与第二N型TFTT40串联组成，第一N型TFTT30的栅极与漏极短接，均接入恒压低电位VGL，源极电性连接信号线100；第二N型TFTT40的栅极与漏极短接，均电性连接信号线100，源极接入恒压高电位VGH。当信号线100上正的静电电荷积累到一定程度使得第二N型TFTT40的栅极的电位高于所述恒压高电位VGH时，所述第二N型TFTT40导通对静电放电；当信号线100上负的静电电荷积累到一定程度使得第一N型TFTT30的源极的电位低于所述恒压低电位时，所述第一N型TFTT30导通来对静电放电。上述两种静电保护电路中，静电只能通过向恒压低电位VGL及恒压高电位VGH放电，并且需要避免静电释放过程中对面板造成的损伤，因此ESD器件中的薄膜晶体管的尺寸需要制作得较大。
技术实现思路
本专利技术的目的在于提供一种静电保护电路，具有较强的抗静电能力，应用于显示面板中时能够有效降低显示面板受到的静电损伤。为实现上述目的，本专利技术首先提供一种静电保护电路，包括信号线以及与信号线对应的ESD器件；所述ESD器件将信号线与恒压高电位、恒压低电位和接地端连接；或者，所述ESD器件将信号线与恒压高电位、恒压低电位连接；所述ESD器件包括设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管，所述ESD器件中，设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管均为多个。所述ESD器件包括：与信号线电性连接并接入恒压高电位的第一静电释放单元、与信号线电性连接并接入恒压低电位的第二静电释放单元、与信号线及接地端均电性连接并接入恒压高电位的第三静电释放单元、以及与信号线及接地端均电性连接并接入恒压负电位的第四静电释放单元。所述第二静电释放单元为第一N型薄膜晶体管，所述第一N型薄膜晶体管的栅极和漏极均接入恒压低电位，源极电性连接信号线；所述第一静电释放单元为第一P型薄膜晶体管，所述第一P型薄膜晶体管的栅极和漏极均接入恒压高电位，源极电性连接信号线；或者，所述第一静电释放单元为第二N型薄膜晶体管，所述第二N型薄膜晶体管的栅极和漏极均电性连接信号线，源极接入恒压高电位。所述第三静电释放单元为第二P型薄膜晶体管，所述第二P型薄膜晶体管的栅极接入恒压高电位，源极电性连接信号线，漏极电性连接接地端；所述第四静电释放单元为第三N型薄膜晶体管，所述第三N型薄膜晶体管的栅极接入恒压低电位，源极电性连接信号线，漏极电性连接接地端。所述ESD器件包括：与信号线电性连接的第一静电释放单元、与信号线电性连接并接入恒压低电位的第二静电释放单元、与第一静电释放单元电性连接并接入恒压高电位的第一电流限制单元以及与第二静电释放单元电性连接并接入恒压低电位的第二电流限制单元。所述第一静电释放单元为第一P型薄膜晶体管，所述第一P型薄膜晶体管的栅极接入恒压高电位，源极电性连接信号线，漏极电性连接第一电流限制单元；所述第二静电释放单元为第一N型薄膜晶体管，所述第一N型薄膜晶体管的栅极接入恒压低电位，源极电性连接信号线，漏极电性连接第二电流限制单元。所述第一电流限制单元为第三薄膜晶体管；所述第三薄膜晶体管的栅极悬空，源极电性连接第一P型薄膜晶体管的漏极，漏极接入恒压高电位；所述第二电流限制单元为第四薄膜晶体管；所述第四薄膜晶体管的栅极悬空，源极电性连接第一N型薄膜晶体管的漏极，漏极接入恒压低电位；或者，所述第一电流限制单元为第一传输门；所述第一传输门的第一控制端及第二控制端均悬空，输入端电性连接第一P型薄膜晶体管的漏极，输出端接入恒压高电位；所述第二电流限制单元为第二传输门；所述第二传输门的第一控制端及第二控制端均悬空，输入端电性连接第一N型薄膜晶体管的漏极，输出端接入恒压低电位。所述第一静电释放单元为第二N型薄膜晶体管，所述第二N型薄膜晶体管的栅极与漏极均电性连接信号线，源极电性连接第一电流限制单元；所述第二静电释放单元为第一N型薄膜晶体管，所述第一N型薄膜晶体管的栅极接入恒压低电位，源极电性连接信号线，漏极电性连接第二电流限制单元。所述第一电流限制单元为第五薄膜晶体管；所述第五薄膜晶体管的栅极悬空，源极电性连接第二N型薄膜晶体管的源极，漏极接入恒压高电位；所述第二电流限制单元为第四薄膜晶体管；所述第四薄膜晶体管的栅极悬空，源极电性连接第一N型薄膜晶体管的漏极，漏极接入恒压低电位；或者，所述第一电流限制单元为第三传输门；所述第三传输门的第一控制端及第二控制端均悬空，输入端电性连接第二N型薄膜晶体管的源极，输出端接入恒压高电位；所述第二电流限制单元为第二传输门；所述第二传输门的第一控制端及第二控制端均悬空，输入端电性连接第一N型薄膜晶体管的漏极，输出端接入恒压低电位。本专利技术的有益效果：本专利技术提供的静电保护电路包括信号线以及与信号线对应的ESD器件。所述ESD器件包括设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管，所述ESD器件中，设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管均为多个，通过增加静电释放路径或者降低静电释放时产生的电流，从而有效地提升了静电保护电路的抗静电能力。附图说明为了能更进一步了解本专利技术的特征以及
技术实现思路
，请参阅以下有关本专利技术的详细说本文档来自技高网...

【技术保护点】
1.一种静电保护电路，其特征在于，包括信号线(10)以及与信号线(10)对应的ESD器件；所述ESD器件将信号线(10)与恒压高电位(VGH)、恒压低电位(VGL)和接地端(GND)连接；或者，所述ESD器件将信号线(10)与恒压高电位(VGH)、恒压低电位(VGL)连接；所述ESD器件包括设置在信号线(10)与恒压高电位(VGH)之间的连接路径上及信号线(10)与恒压低电位(VGL)之间的连接路径上的薄膜晶体管，所述ESD器件中，设置在信号线(10)与恒压高电位(VGH)之间的连接路径上及信号线(10)与恒压低电位(VGL)之间的连接路径上的薄膜晶体管均为多个。

【技术特征摘要】
1.一种静电保护电路，其特征在于，包括信号线(10)以及与信号线(10)对应的ESD器件；所述ESD器件将信号线(10)与恒压高电位(VGH)、恒压低电位(VGL)和接地端(GND)连接；或者，所述ESD器件将信号线(10)与恒压高电位(VGH)、恒压低电位(VGL)连接；所述ESD器件包括设置在信号线(10)与恒压高电位(VGH)之间的连接路径上及信号线(10)与恒压低电位(VGL)之间的连接路径上的薄膜晶体管，所述ESD器件中，设置在信号线(10)与恒压高电位(VGH)之间的连接路径上及信号线(10)与恒压低电位(VGL)之间的连接路径上的薄膜晶体管均为多个。2.如权利要求1所述的静电保护电路，其特征在于，所述ESD器件(20)包括：与信号线(10)电性连接并接入恒压高电位(VGH)的第一静电释放单元(21)、与信号线(10)电性连接并接入恒压低电位(VGL)的第二静电释放单元(22)、与信号线(10)及接地端(GND)均电性连接并接入恒压高电位(VGH)的第三静电释放单元(23)以及与信号线(10)及接地端(GND)均电性连接并接入恒压负电位(VGL)的第四静电释放单元(24)。3.如权利要求2所述的静电保护电路，其特征在于，所述第二静电释放单元(22)为第一N型薄膜晶体管(NT1)，所述第一N型薄膜晶体管(NT1)的栅极和漏极均接入恒压低电位(VGL)，源极电性连接信号线(10)；所述第一静电释放单元(21)为第一P型薄膜晶体管(PT1)，所述第一P型薄膜晶体管(PT1)的栅极和漏极均接入恒压高电位(VGH)，源极电性连接信号线(10)；或者，所述第一静电释放单元(21)为第二N型薄膜晶体管(NT2)，所述第二N型薄膜晶体管(NT2)的栅极和漏极均电性连接信号线(10)，源极接入恒压高电位(VGH)。4.如权利要求2所述的静电保护电路，其特征在于，所述第三静电释放单元(23)为第二P型薄膜晶体管(PT2)，所述第二P型薄膜晶体管(PT2)的栅极接入恒压高电位(VGH)，源极电性连接信号线(10)，漏极电性连接接地端(GND)；所述第四静电释放单元(24)为第三N型薄膜晶体管(NT3)，所述第三N型薄膜晶体管(NT3)的栅极接入恒压低电位(VGL)，源极电性连接信号线(10)，漏极电性连接接地端(GND)。5.如权利要求1所述的静电保护电路，其特征在于，所述ESD器件(20’)包括：与信号线(10)电性连接的第一静电释放单元(21’)、与信号线(10)电性连接并接入恒压低电位(VGL)的第二静电释放单元(22’)、与第一静电释放单元(21’)电性连接并接入恒压高电位(VGH)的第一电流限制单元(23’)以及与第二静电释放单元(22’)电性连接并接入恒压低电位(VGL)的第二电流限制单元(24’)。6.如权利要求5所述的静电保护电路，其特征在于，所述第一静...

【专利技术属性】
技术研发人员：洪光辉，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42