电子装置封装制造方法及图纸

一种电子装置封装包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。

【技术实现步骤摘要】
电子装置封装[优先权声明]本申请主张在2016年12月30日在韩国知识产权局提出申请的韩国专利申请第10-2016-0184354号的优先权，所述韩国专利申请的公开内容全文并入本案供参考。
本专利技术概念涉及一种电子装置封装，且更具体来说，涉及一种包括集成电路装置、存储装置、及无源装置的电子装置封装。
技术介绍
在电子元件封装中，在板衬底或封装衬底上安装有例如集成电路、存储器、无源装置等电子组件。由于需要更小且更紧凑的电子装置，因此例如集成电路等电子装置的组件变得集成度更高。因此，需要减小板衬底或封装衬底上的电子组件的安装区域的大小或“占用面积(footprint)”。
技术实现思路
根据本专利技术概念的一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。根据本专利技术概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底；下部插板，位于所述封装衬底上方且电连接到所述封装衬底；上部插板，位于所述下部插板上方且电连接到所述下部插板；处理装置，位于所述上部插板上方且电连接到所述上部插板；至少一个高带宽存储装置，位于所述上部插板上方且电连接到所述处理装置；电源管理集成电路装置，位于所述上部插板上方且电连接到所述上部插板及所述处理装置；以及无源装置，位于所述下部插板及所述上部插板内部且电连接到所述电源管理集成电路装置。根据本专利技术概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底；下部插板，位于所述封装衬底上方且电连接到所述封装衬底；中间插板，位于所述下部插板上方且电连接到所述下部插板；上部插板，位于所述中间插板上方且电连接到所述中间插板；处理装置，位于所述上部插板上方且电连接到所述上部插板；至少一个高带宽存储装置，位于所述上部插板上方且电连接到所述处理装置；电源管理集成电路装置，位于所述中间插板内部且电连接到所述上部插板及所述处理装置；以及无源装置，位于所述下部插板及所述中间插板内部且电连接到所述电源管理集成电路装置。根据本专利技术概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底，具有衬底本体，所述衬底本体具有顶表面及底表面；多个第一连接端子，设置在所述衬底本体上且专用于将所述电子装置封装电连接到外部装置；多个第二连接端子，设置在所述衬底本体的所述顶表面上；插板，设置在所述封装衬底的所述衬底本体的所述顶表面上且通过所述多个第二连接端子电连接到所述封装衬底，所述插板包括插板本体及穿过所述插板本体垂直地延伸的多个穿孔；处理器，设置在所述插板上方且电连接到所述插板的所述多个穿孔；至少一个高带宽存储器，设置在所述插板上方且通过所述插板电连接到所述处理器；电源管理集成电路，电连接到所述处理器；以及无源电子组件，设置在所述插板的所述插板本体上或所述插板本体内且电连接到所述电源管理集成电路。根据本专利技术概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底，包括衬底本体；多个连接端子，设置在所述衬底本体上；处理器；至少一个高带宽存储器；电源管理集成电路；中间结构，包括至少一个插板，所述至少一个插板插置在所述处理器和所述至少一个高带宽存储器此两者与所述封装衬底之间，且所述处理器及所述至少一个高带宽存储器安装到所述至少一个插板上；以及无源电子组件，设置在所述中间结构的所述插板的所述插板本体上或所述插板本体内，且在所述电子装置封装中，每一个插板包括插板本体及多个穿孔，所述多个穿孔穿过所述插板本体垂直地延伸且电连接到所述封装衬底的所述多个连接端子，所述处理器设置在所述中间结构上且电连接到所述中间结构的所述至少一个插板的所述多个穿孔，以通过所述至少一个插板电连接到所述封装衬底的所述多个连接端子，所述至少一个高带宽存储器在所述处理器旁边设置在所述中间结构上，且通过所述中间结构电连接到所述处理器，所述无源电子组件设置在所述中间结构的所述插板的所述插板本体上或所述插板本体内且电连接到所述电源管理集成电路，且所述电源管理集成电路通过所述中间结构电连接到所述处理器。附图说明通过结合附图阅读本专利技术概念的实例的以下详细说明，将更清楚地理解本专利技术概念，在附图中：图1是根据本专利技术概念的电子装置封装的实例的剖视图。图2是图1所示电子装置封装的无源装置的放大图。图3是图1所示电子装置封装的插板的放大图。图4是图3所示插板的部分“B”的放大图。图5是图1所示电子装置封装中所示出的高带宽存储装置的放大图。图6A、图6B及图6C是根据本专利技术概念的电子装置封装的实例的电子元件的位置关系的布局图。图7是根据本专利技术概念的电子装置封装的实例的剖视图。图8及图9是图7所示电子装置封装的部分“C”的放大图。图10是根据本专利技术概念的电子装置封装的实例的剖视图。图11是根据本专利技术概念的电子装置封装的实例的剖视图。图12是根据本专利技术概念的电子装置封装的实例的剖视图。图13A是根据本专利技术概念的电子装置封装的实例的剖视图。图13B是图13A所示电子装置封装的无源装置的剖视图。图14A及图14B分别是可在根据本专利技术概念的电子装置封装中使用的无源装置的局部剖视图及局部俯视图。图15是根据本专利技术概念的实例的电子装置封装的实例的剖视图。图16是包括根据本专利技术概念的电子装置封装的电子系统的方框图。图17是包括根据本专利技术概念的电子装置封装的电子系统的方框图。具体实施方式在下文中，将参照附图详细阐述本专利技术概念的实例。此外，尽管图式示出多个特定元件或特征，然而为简洁起见，本说明可只提及单个这种元件或特征。另外，以下实例的各种特征可组合使用。因此，本专利技术概念并非仅限于所公开的实例中的任意单个实例。图1说明根据本专利技术概念的电子装置封装100的主要部分。电子装置封装100包括封装衬底102。封装衬底102可为印刷电路板。在封装衬底102下方可设置有第一连接端子104。第一连接端子104可为焊料凸块或焊料球。封装衬底102可具有衬底本体及设置在封装衬底102的衬底本体内部的第一互连层106。第一互连层可包括导电配线图案。为方便起见，仅示出第一互连层106的一部分。插板110可位于封装衬底102上方。插板110可电连接到封装衬底102。插板110具有可被称为插板衬底的插板本体。插板本体可为硅衬底。在插板110下方可设置有第二连接端子112。第二连接端子112可为焊料凸块或焊料球。插板110也可包括第一硅穿孔113、第二互连层114、以及第三互连层116及118。为方便起见，第三互连层116与118被示出为仿佛彼此分离的。然而，在一个或多个实施例中，第三互连层116与118可连接到彼此。在一个实例中，第三互连层116及118可电连接到第二互连层114。第一硅穿孔113可在插板110的顶表面与底表面之间穿过插板110的一部分。第二互连层114可电连接到第一硅穿孔113。图1所示的第一硅穿孔113在插板110的顶表面与底表面之间仅本文档来自技高网...

【技术保护点】
1.一种电子装置封装，其特征在于，包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。

【技术特征摘要】
2016.12.30 KR 10-2016-01843541.一种电子装置封装，其特征在于，包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。2.根据权利要求1所述的电子装置封装，其特征在于，所述无源装置包括在所述电源管理集成电路装置下方位于所述插板内部的电感器。3.根据权利要求2所述的电子装置封装，其特征在于，所述电感器包括位于所述插板内的多个硅穿孔及重布线层，所述重布线层连接所述多个硅穿孔。4.根据权利要求2所述的电子装置封装，其特征在于，所述电感器包括位于所述插板内的呈螺旋或环圈形状的导电图案。5.根据权利要求1所述的电子装置封装，其特征在于，所述无源装置包括电感器，所述电感器包括位于所述插板内的多个硅穿孔及重布线层，所述重布线层连接所述多个硅穿孔。6.根据权利要求1所述的电子装置封装，其特征在于，所述无源装置包括电感器，所述电感器包括呈矩形形状或圆形螺旋形状的导电图案。7.根据权利要求1所述的电子装置封装，其特征在于，所述无源装置包括位于所述插板内的电容器。8.根据权利要求1所述的电子装置封装，其特征在于，所述无源装置包括电感器及电容器，所述电源管理集成电路装置与所述无源装置集成在一起，且包括所述电源管理集成电路装置、所述电感器及所述电容器的集成装置还包括硅穿孔，所述硅穿孔将所述电源管理集成电路装置电连接到所述无源装置。9.根据权利要求1所述的电子装置封装，其特征在于，所述无源装置包括电感器、多个硅穿孔、及重布线层，所述电感器具有分别设置在所述插板上方及下方的上部磁性层及下部磁性层，所述多个硅穿孔将所述上部磁性层连接到所述下部磁性层，所述重布线层连接所述多个硅穿孔。10.根据权利要求1所述的电子装置封装，其特征在于，所述至少一个高带宽存储装置包括堆叠的多个芯片，且进一步包括连接所述多个芯片的芯片硅穿孔。11.根据权利要求1所述的电子装置封装，其特征在于，所述插板具有插板本体及硅穿孔，所述硅穿孔穿过所述插板本体延伸且将所述至少一个高带宽存储装置电连接到所述封装衬底。12.根据权利要求1所述的电子装置封装，其特征在于，所述插板具有插板本体及硅穿孔，所述硅穿孔穿过所述插板本体延伸且将所述处理装置电连接到所述封装衬底。13.一种电子装置封装，其特征在于，包括：封装衬底；下部插板，位于所述封装衬底上方且电连接到所述封装衬底；上部插板，位于所述下部插板上方且电连接到所述下部插板；处理装置，位于所述上部插板上方且电连接到所述上部插板；至少一个高带宽存储装置，位于所述上部插板上方且电连接到所述处理装置；电源管理集成电路装置，位于所述上部插板上方且电连接到所述上部插板及所述处理装置；以及无源装置，位于所述下部插板及所述上部插板内部且电连接到所述电源管理集成电路装置。14.根据权利要求13所述的电子装置封装，其特征在于，所述无源装置包括电感器，所述电感器包括上部电感器及下部电感器，所述上部电感器位于所述上部插板内部且位于所述电源管理集成电路装置下方，所述下部电感器位于所述下部插板内部且位于所述上部电感器下方。15.根据权利要求14所述的电子装置封装，其特征在于，所述下部电感器及所述上部电感器分别包括多个硅穿孔及连接所述多个硅穿孔的重布线层。16.根据权利要求14所述的电子装置封装，其特征在于，所述无源装置包括电容器，所述电容器包括位于所述下部插板内部的多个互连图案层。17.一种电子装置封装，其特征在于，包括：封装衬底；下部插板，位于所述封装衬底上方且电连接到所述封装衬底；中间插板，位于所述下部插板上方且电连接到所述下部插板；上部插板，位于所述中间插板上方且电连接到所述中间插板；处理装置，位于所述上部插板上方且电连接到所述上部插板；至少一个高带宽存储装置，位于所述上部插板上方且电连接到所述处理装置；电源管理集成电路装置，位于所述中间插板内部且电连接到所述上部插板及所述处理装置；...

【专利技术属性】
技术研发人员：崔朱燕，宋垠锡，车承勇，李允熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR