具有划片槽导体的半导体晶片和相关方法技术

本公开涉及具有划片槽导体的半导体晶片和相关方法。提供了一种半导体晶片，包括至少两个集成电路(IC)；划片槽，邻近所述至少两个IC延伸；和第一导体，在划片槽内延伸并电耦合所述至少两个IC。

【技术实现步骤摘要】
具有划片槽导体的半导体晶片和相关方法
技术介绍
在集成电路制造过程中，在单个半导体晶片上形成了大量的集成电路(IC)晶粒。IC以网格图案排列，其中划片槽在它们之间运行。在半导体晶片上制作IC后，通过称为“分割”的工艺沿切片槽切割晶片，将各个IC分离，以供后续封装使用。在IC制造过程中执行几个级别的测试。在测试电路上进行晶片级过程控制测试，以测试IC制造过程是否实际产生满足制造过程要求的电路。过程控制测试电路通常形成在划片槽内，供制造过程测试使用。例如，过程控制测试电路通常包括在划片槽内形成的测试晶体管器件。晶片级在切割晶片以分离个别IC以进行包装之前，在个别IC上进行IC测试。晶片级在测试包装和进一步测试之前，IC测试用于识别和丢弃有缺陷的IC。晶片级测试也被用于通过将形成在其上的IC的整个晶片加热到多个不同温度中的每一个并且通过校准每个IC以在每个不同温度下适当地操作来有效地校准用于在不同温度下操作的大量IC。个别的IC级功能测试通常在IC被分割和封装之后进行。单个IC包括用于晶片级测试之前的单片IC封装和封装之后的附加测试和操作用途的电接触垫。IC测试装置通常包括探针触点，以接触各个IC上的IC接触垫，以向IC提供测试激励信号，并接收来自IC的测试结果信号。在晶片级测试过程中，接触垫片接收外部测试装置的一个或多个针状探针触点提供的测试刺激信号，并通过探针触点向测试装置提供测试结果信号。晶片上的集成电路一般都是一次一个或一小组地进行测试。在任一种情况下，探针接触通常与每个单独的IC或待测试的IC组的接触垫物理和电接触。可能需要在晶片上进行几次探针接触测试才能进行所有必要的测试。例如，可能需要在多个不同温度中的每一个下单独进行测试。IC或一组IC的每个测试都需要校准过程来对准各个探针触点，以便与各个IC触点垫片进行物理和电接触。因此，晶片级集成电路测试可能是一个耗时的过程。
技术实现思路
提供半导体晶片，其中导体在划片槽内延伸。划片槽延伸到设置在晶片上的集成电路(IC)附近。信号可以通过划片槽内的导体提供给IC。在一个方面，半导体晶片，包括第一和第二IC以及在它们之间延伸的划片槽。金属导体在划片槽内延伸，并且电耦合所述第一和第二IC中的至少一个。在另一方面，半导体晶片，包括以二维网格排列的多个IC，包括多行IC和多列IC。多个第一划片槽均邻近相邻IC行中的多个IC延伸。多个第二划片槽均邻近IC的相邻列中的多个IC延伸。多个第一导体均在第一划片槽内与多个IC相邻地延伸。在另一方面，提供集成电路的晶片级测试的方法，包括：在划片槽内的金属导体与集成电路之间传导电子信号。附图说明图1是示出包括以二维网格图案排列的大量集成电路的晶片的一部分的说明图，其中划片槽划分IC之间的边界。图2是图1的半导体晶片的一部分的说明性放大横截面图，示出了在相邻IC之间延伸的划片槽。图3A是表示涉及晶片级测试的片上电路的说明图，其被放置在位于图1的半导体晶片上的划片槽内的单个IC和信号导体中。图3B是表示涉及晶片级测试的替代片上电路的一个示意图，部分放置在单独的IC内，部分在图1的半导体晶片的替代实施例中形成的划片槽内。图4是表示在划片槽中发送和接收晶片级测试信号的IC测试过程的说明性流程图。图5A是包含大量在二维网格图案中排列的示例性标线暴露区域的晶片的示意性顶视图。图5B是图5A的晶片的示例性标线暴暴露区域的放大图。图6是包括多个晶片级测试垫网格位置的晶片的说明性透视图，每个晶片级测试垫网格位置包括多个晶片级测试接触垫和具有接触某些晶片级测试接触垫的测试探针的测试装置。图7是示出标线片暴露区域内的划片槽导体路径和晶片级测试垫网格位置的布局的替代实施例的说明图。图8是表示识别掩模版暴露区域内的缺陷IC的过程的说明性流程图。图9是示出图1的晶片100的一部分的细节的说明性框图。具体实施方式图1是示出包括布置在二维网格图案中的大量集成电路(IC)102的晶片100的一部分的说明图，其中划片槽104、106界定IC之间的边界。多个第一划片槽104平行于第一轴(例如，水平x轴)延伸，并且多个第二划片槽平行于垂直于第一轴的第二轴(例如垂直y轴)106延伸。第一划片槽104和第二划片槽106限定二维划片槽网格图案，其中每个IC102由两个第一划片槽104界定并且由两个第二划片槽106界定。在晶片级测试期间，由片外测试装置(未示出)产生的功率信号，控制信号和参考信号通过划片槽104和/或划片槽106传播，以到达晶片上的所有IC100。在一些实施方案中，划片槽104、106包括穿过在衬底上形成的层而设置的细长狭槽、沟槽或开口。在一些实施方案中，划片槽中填充有二氧化硅等材料，从而形成具有物理结构的划片槽。或者，在一些实施方案中，划片槽包括细长凸起区域或台面结构。划片槽104、106可以与每个IC102的形成同时产生。图2是图1的半导体晶片100的一部分的说明性示例的横截面图，示出了在划片槽部分104-1的相对侧上的相邻IC102-1、102-2之间延伸的第一划片槽104-1的一部分的横截面图。划片槽部分104-1包括第一金属导体层(M1)和第二金属导体层(M2)以在划片槽104-1内延伸以再传导控制信号、功率信号和IC的参考信号。在一些实施方案中，一个或多个金属导体M1、M2直接延伸穿过划片槽，以在划片槽的相对侧将彼此相邻的IC连接在一起。在一些实施方案中，金属导体沿着划片槽的一部分长度延伸，以便耦合不相邻的IC。半导体晶片100提供衬底区域222，其在IC制造期间沉积多层224以制造IC。在一些实施方案中，层224在导电型层和绝缘型层之间交替。IC包括诸如晶体管器件结构的电路结构212。特定层可以包括几个子层，例如，导电层可以包括几个导电子层，例如在钛-钨合金层上的铝层，并且绝缘型层可以包括几个子层，例如等离子体增强化学气相沉积(PECVD)层、旋涂玻璃(SOG)层或氧化层上的其它层。图3A是表示包括三个IC102的晶片部分100-1的说明图，每个IC102包括涉及晶片级测试的片上电路302。在示例晶片部分100-1中，每个IC102包括片上电路302，片上电路302使用在划片槽106内延伸的信号导线341-343上提供的信号来供电和控制。信号导线341-344耦合到IC102内的片上电路302。更具体地说，信号导体线耦合到多个IC102的片上电路302，它们共享导线341-344上的信号。在一些实施方案中，多条信号导线341-344横穿多个集成电路102，并横穿多个划片槽106，将共享信号传送到多个由划片槽106相互分离的集成电路。示例性片上电路302包括耦合到测量电路306的功能电路304，用于测试用于存储测量结果的功能电路304和存储电路308的性能。在一些实施方案中，片上电路302充当测试电路，存储电路308存储表示校准值的测量结果，以基于所存储的测量来校准功能电路306的性能。例如，测量电路306通常测量电压或电流中的至少一个以确定性能特性，例如频率、阻抗、增益或线性度。如以下参照图3B所解释的，在一些实施方案中，一旦IC已经被校准，例如特定的测量电路304，被配置在晶片级测试中的片上电路302的一部分被设置在划片槽106内。芯片本文档来自技高网...

【技术保护点】
1.半导体晶片，包括：第一集成电路(IC):第二IC；在所述第一IC和第二IC之间延伸的划片槽；和在与所述第一和第二IC中的至少一个电耦合的划片槽内延伸的第一金属导体。

【技术特征摘要】
2016.12.30 US 15/395,4041.半导体晶片，包括：第一集成电路(IC):第二IC；在所述第一IC和第二IC之间延伸的划片槽；和在与所述第一和第二IC中的至少一个电耦合的划片槽内延伸的第一金属导体。2.权利要求1所述的半导体晶片，还包括:设置在所述第一IC内的片上电路；其中所述第一金属导体耦合所述片上电路。3.权利要求1所述的半导体晶片，还包括:设置在所述第一和第二IC中的每一个内的片上电路；其中所述第一金属导体耦合每个片上电路。4.权利要求1所述的半导体晶片，还包括:开关，设置在所述划片槽内以选择性地将所述第一金属导体耦合在所述第一和第二IC之间。5.权利要求1所述的半导体晶片，还包括:测试垫，电耦合以向所述第一金属导体提供信号。6.权利要求1所述的半导体晶片，还包括:测试电路，包括设置在至少一个IC内的第一电路组件，并且包括设置在所述划片槽内的第二电路组件；其中所述第一金属导体电耦合设置在所述划片槽内的第二电路组件。7.权利要求1所述的半导体晶片，还包括:设置在所述第一IC内的片上电路；其中所述第一金属导体耦合所述片上电路；测试垫，电耦合以向所述第一金属导体提供功率信号。8.权利要求1所述的半导体晶片，还包括:设置在所述第一IC内的片上电路；开关，设置在所述划片槽内以选择性地将所述第一金属导体耦合所述片上电路；和测试垫，电耦合以向所述第一金属导体提供功率信号。9.权利要求1所述的半导体晶片，还包括:第二金属导体，在与所述第一和第二IC中的至少一个电耦合的划片槽内延伸；测试电路，具有设置在所述第一和第二IC中的至少一个内的电路组件；第一测试垫，电耦合以向所述第一金属导体提供电压功率信号；和第二测试垫，电耦合以向所述第二金属导体提供参考信号；其中所述第一金属导体电耦合以向所述测试电路提供电压功率信号；和其中所述第二金属导体耦合以所述测试电路提供参考信号。10.权利要求1...

【专利技术属性】
技术研发人员：J·J·欧唐纳，C·G·莱登，S·吉尔里，J·E·D·赫维茨，B·伯克莱，
申请(专利权)人：亚德诺半导体集团，
类型：发明
国别省市：百慕大群岛,BM