The invention discloses a novel gate induced drain leakage current model, and the expression of the current model is as follows:
【技术实现步骤摘要】
一种新型栅诱导漏极泄漏电流模型
本专利技术涉及一种电流模型,特别是涉及一种新型栅诱导漏极泄漏电流模型。
技术介绍
在MOSFET器件中,当栅漏交叠区处栅漏电压Vdg很大时,交叠区界面附近硅中电子在价带和导带之间发生带带隧穿形成电流,该电流即为GIDL隧穿电流。随着MOS器件的栅氧化层越来越薄,GIDL隧穿电流急剧增加。研究表明,MOSFET中引发静态功耗的泄漏电流主要有:源到漏的亚阈泄漏电流、栅泄漏电流、发生在栅漏交叠区的栅诱导漏极泄漏GIDL(Gate-Induced-Drain-Leakage)电流,如图下图所示。在这些泄漏电流中,在电路中器件处于关态或者处于等待状态时,GIDL电流在泄漏电流中占主导地位,对MOSFET的可靠性影响较大。现有技术中,栅诱导漏极泄漏电流模型的表达式如下:其中,f(L)=P3O,Vdg为栅漏电压,P1、P2为适于所有器件尺寸的模型参数,其中P1为单位电压的饱和GIDL电流,其范围为[0,无穷大],典型值为3e-5A/V,P2为GIDL电流的阈值电压,其范围为[负无穷大,正无穷大],典型值为0.5V,P3O为GIDL电流的激活能,其范围为[0,无穷大],典型值为30V。然而,现有技术的栅诱导漏极泄漏电流模型的仿真值在较高栅漏电压Vdg时偏离实测值显著,不利于应用。图1为某旧工艺下长短沟道的IGIDL对比图。由图1看出,某旧工艺下,在相同漏栅电压Vdg下,短沟道(L=0.55um)的栅诱导漏极泄漏电流(小叉连线)比长沟道(L=20um)时的栅诱导漏极泄漏电流(方框连线)稍微大一些。图2为某新工艺下长短沟道的IGIDL对比图。由 ...
【技术保护点】
1.一种新型栅诱导漏极泄漏电流模型,其特征在于,所述电流模型的表达式为:
【技术特征摘要】
1.一种新型栅诱导漏极泄漏电流模型,其特征在于,所述电流模型的表达式为:其中,f(L)=P3O,Vdg为栅漏电压,P1为单位电压的饱和GIDL电流,P2为GIDL电流的阈值电压,P3O为GIDL电流的激活能。2.如权利要求1所述的一种新型栅诱导漏极泄漏电流模型,其特征在于:f(L)=P3O-P3L/L其中P3O为GIDL电流的激活能,P3L为GIDL激活能短沟道修正系数,L为MOS晶体管的沟道长度。3.如权利要求2所述的一种新型栅诱导漏极泄漏电流模型,其特征在于:P3O的取值范围为[0,100],单位V。4.如权利要求2所述的一种新型栅诱导漏极泄漏电流模型,其特征在于:P3L的取值范围为[0,10-4],单位为V*m。5.如权利要求1所述的一种新型栅诱导漏极泄漏电流模型,其特征在于:其中,P3O为GIDL电流的激活能,P3N1为GI...
【专利技术属性】
技术研发人员:范象泉,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。