半导体装置以及半导体系统制造方法及图纸

技术编号:18425701 阅读:11 留言:0更新日期:2018-07-12 01:50
本发明专利技术提供一种半导体装置以及半导体系统。半导体装置包含:第一控制电路,其控制第一子代时钟源从亲代时钟源中接收时钟信号;第一信道管理(CM)电路,其响应于从第一知识产权(IP)块接收的第二时钟请求将第一时钟请求传输到第一控制电路;第二控制电路,其控制第二子代时钟源从亲代时钟源中接收时钟信号;第二CM电路,其响应于从第二IP块接收的第二时钟请求将第二时钟请求传输到第二控制电路;以及功率管理单元,其将功率控制命令传输到第一CM电路和第二CM电路以控制第一IP块和第二IP块的功率状态。第一CM电路和第二CM电路交换信号以维持主从关系。

Semiconductor devices and semiconductor systems

The invention provides a semiconductor device and a semiconductor system. The semiconductor device includes: the first control circuit, which controls the first subgeneration clock source to receive the clock signal from the parent clock source; the first channel management (CM) circuit, which is responsive to the second clock request received from the first intellectual property (IP) block to transfer the first clock request to the first control circuit; the second control circuit, which controls the control circuit. The two subgeneration clock source receives the clock signal from the parent clock source; the second CM circuit, in response to the second clock request received from the second IP block, transfers the second clock request to the second control circuit; and the power management unit, which transfers the power control command to the first CM circuit and the second CM circuit to control the first IP block and the first IP block and first. The power state of the two IP block. The first CM circuit and the second CM circuit exchange signals to maintain the master slave relationship.

【技术实现步骤摘要】
半导体装置以及半导体系统相关申请的交叉参考本申请主张2017年1月3日在韩国知识产权局递交的第10-2017-0000609号韩国专利申请以及2017年1月25日在美国专利商标局递交的第15/414,819号美国专利申请案的优先权,每个专利申请的揭示内容以引用的方式全文并入。
本专利技术涉及半导体装置和半导体系统。
技术介绍
片上系统(System-on-Chip,SOC)可以包含一个或多个知识产权块(intellectualpropertyblock,IP块)、时钟管理单元(clockmanagementunit,CMU)和功率管理单元(powermanagementunit,PMU)。时钟管理单元将时钟信号提供到IP块中的一个或多个。另外,时钟管理单元停止将时钟信号提供到不再执行的IP块,由此使得有可能降低使用SoC的系统中的资源的不必要的浪费。
技术实现思路
本专利技术的至少一个示例性实施例提供使用主从关系来执行功率管理的半导体装置,在所述主从关系中的时钟信号控制是通过硬件管理的。本专利技术的至少一个实施例提供使用主从关系来执行功率管理的半导体系统,在所述主从关系中的时钟信号控制是通过硬件管理的。本专利技术的至少一个实施例提供使用主从关系来执行功率管理的半导体装置的操作方法,在所述主从关系中的时钟信号控制是通过硬件管理的。根据本专利技术的示例性实施例,半导体装置包含第一时钟控制电路、第一信道管理电路、第二时钟控制电路、第二信道管理电路和功率管理单元(PMU)。PMU可以通过电路实施。第一时钟控制电路控制第一子代时钟源从亲代时钟源中接收时钟信号。第一信道管理电路响应于从第一知识产权(IP)块接收的第一IP块时钟请求将第一时钟请求传输到第一时钟控制电路。第二时钟控制电路控制第二子代时钟源从亲代时钟源中接收时钟信号。第二信道管理电路响应于从第二IP块接收的第二IP块时钟请求将第二时钟请求传输到第二时钟控制电路。功率管理单元将功率控制命令传输到第一信道管理电路和第二信道管理电路以控制第一IP块和第二IP块的功率状态。第一信道管理电路将第三时钟请求传输到第二信道管理电路,并且第二信道管理电路将第三时钟请求的接收的确认传输到第一信道管理电路以维持主从关系。根据本专利技术的示例性实施例,提供一种半导体装置,其包含第一信道管理电路、第二信道管理电路和功率管理单元。第一信道管理电路将时钟信号提供到第一知识产权块(IP块)。第二信道管理电路从第一信道管理电路中接收时钟请求并且根据时钟请求将时钟信号提供到第二IP块。功率管理单元(PMU)将功率控制命令传输到第一信道管理电路和第二信道管理电路以控制第一IP块和第二IP块的功率状态。根据本专利技术的示例性实施例,提供有片上系统(SoC),其包括上述半导体装置、第一IP块和第二IP块。SoC可进一步包含外部装置(例如,存储器装置、显示装置、网络装置、存储装置和输入/输出装置),其中SoC控制外部装置。根据本专利技术的示例性实施例,提供操作半导体装置的方法,所述方法包含:第一时钟管理电路将时钟请求发射到第二信道管理电路,第一时钟管理电路将时钟信号提供到第一知识产权块(IP块);第二时钟管理电路基于时钟请求将时钟信号提供到第二IP块;第二信道管理电路将时钟请求的接收的确认发射到第一信道管理电路;以及第二时钟管理电路基于从功率管理单元(PMU)电路接收的功率控制命令控制第二IP块的功率状态。附图说明通过参考附图详细描述本专利技术的示例性实施例,本专利技术将变得更显而易见,在附图中:图1是说明根据本专利技术的示例性实施例的半导体装置的示意图。图2是说明根据本专利技术的示例性实施例的半导体装置的示意图。图3是说明根据本专利技术的示例性实施例的半导体装置的示例性操作的示意图。图4是说明根据本专利技术的示例性实施例的半导体装置的示例性操作的示意图。图5是说明根据本专利技术的示例性实施例的半导体装置的示例性操作的示意图。图6是说明根据本专利技术的示例性实施例的半导体装置的示例性操作的时序图。图7和图8是说明根据本专利技术的示例性实施例的半导体装置的示意图。图9是说明根据本专利技术的示例性实施例的半导体装置的示例性操作的时序图。图10和图11是说明根据本专利技术的示例性实施例的半导体装置的示意图。图12是说明根据本专利技术的示例性实施例的半导体装置的示意图。图13是说明根据本专利技术的示例性实施例的半导体装置的示意图。图14是半导体系统的框图,对于所述半导体系统来说根据本专利技术的至少一个实施例的半导体装置和半导体装置的操作方法是适用的。图15到图17是示例性半导体系统,对于所述半导体系统来说根据本专利技术的一些实施例的半导体装置和半导体装置的操作方法是适用的。附图标号说明1:SoC;10:处理器;20:存储器装置;30:显示装置;40:网络装置;50:存储装置;60:输入/输出装置;70:总线;100:时钟管理单元;110:CMU控制器;120a:时钟组件;120b:时钟组件;120c:时钟组件;120d:时钟组件;120e:时钟组件;120f:时钟组件;120g:时钟组件;122a:时钟控制电路;122b:时钟控制电路;122c:时钟控制电路;122d:时钟控制电路;122e:时钟控制电路;122f:时钟控制电路;122g:时钟控制电路;124a:时钟源;124b:时钟源;124c:时钟源;124d:时钟源;124e:时钟源;124f:时钟源;124g:时钟源;130:信道管理电路;132:信道管理电路;200:知识产权块;210:知识产权块;300:功率管理单元;400:信道管理电路;402:信道管理电路;404:信道管理电路;410:信道管理电路;412:信道管理电路;414:信道管理电路;1200:平板个人计算机;1300:膝上型计算机;1400:智能电话;OSC:振荡器;PLL:锁相回路;CC:时钟控制电路;CS:时钟源;REQ:时钟请求;ACK:时钟请求的确认;CLK:时钟信号;CLK1:第一时钟信号;CLK2:第二时钟信号;CM:信道管理电路;PMU:功率管理单元;CMD:功率控制命令;D_REQ、D_REQ1、D_REQ2:断电命令;D_ACK、D_ACK1、D_ACK2:断电命令的确认;CLK_REQ、CLK_REQ1、CLK_REQ2、CLK_REQ3、OR_CLK_REQ:时钟请求;CLK_ACK、CLK_ACK1、CLK_ACK2、CLK_ACK3、AND_CLK_ACK:时钟请求的确认;QREQn、QACCEPTn、QACTIVE:信号;Q_RUN:运行状态;Q_CLK_REQ:休眠模式进入状态;Q_STOPPED:休眠状态;Q_EXIT:休眠模式退出状态;T1~T16:时间点;GRANT_D_REQ:授权信号;S_D_REQ:信号/授权信号;S_QACTIVE:信号。具体实施方式图1是说明根据本专利技术的示例性实施例的半导体装置的示意图。参考图1,根据本专利技术的示例性实施例的半导体装置1包含时钟管理单元(CMU)100、知识产权块(IP块)200(IP1)和210(IP2),以及功率管理单元(PMU)300。CMU可以通过电路实施。在示例性实施例中,半导体装置1被实施为片上系统(SoC),但是本专利技术的范围不限于此。时钟管理单元100将时钟信号提供本文档来自技高网...

【技术保护点】
1.一种半导体装置,其包括:第一时钟控制电路,其控制第一子代时钟源从亲代时钟源中接收时钟信号;第一信道管理电路,其响应于从第一知识产权块接收的第一知识产权块时钟请求将第一时钟请求传输到所述第一时钟控制电路;第二时钟控制电路,其控制第二子代时钟源从所述亲代时钟源中接收所述时钟信号;第二信道管理电路,其响应于从第二知识产权块接收的第二知识产权块时钟请求将第二时钟请求传输到所述第二时钟控制电路;功率管理单元,其将功率控制命令传输到所述第一信道管理电路以及所述第二信道管理电路以控制所述第一知识产权块以及所述第二知识产权块的功率状态,其中所述第一信道管理电路将第三时钟请求传输到所述第二信道管理电路,并且所述第二信道管理电路将所述第三时钟请求的接收的确认传输到所述第一信道管理电路以维持主从关系。

【技术特征摘要】
2017.01.03 KR 10-2017-0000609;2017.01.25 US 15/4141.一种半导体装置,其包括:第一时钟控制电路,其控制第一子代时钟源从亲代时钟源中接收时钟信号;第一信道管理电路,其响应于从第一知识产权块接收的第一知识产权块时钟请求将第一时钟请求传输到所述第一时钟控制电路;第二时钟控制电路,其控制第二子代时钟源从所述亲代时钟源中接收所述时钟信号;第二信道管理电路,其响应于从第二知识产权块接收的第二知识产权块时钟请求将第二时钟请求传输到所述第二时钟控制电路;功率管理单元,其将功率控制命令传输到所述第一信道管理电路以及所述第二信道管理电路以控制所述第一知识产权块以及所述第二知识产权块的功率状态,其中所述第一信道管理电路将第三时钟请求传输到所述第二信道管理电路,并且所述第二信道管理电路将所述第三时钟请求的接收的确认传输到所述第一信道管理电路以维持主从关系。2.根据权利要求1所述的半导体装置,其特征在于,所述第一信道管理电路将授权信号传输到所述第二信道管理电路并且所述第二信道管理电路基于所述功率控制命令以及所述授权信号操作。3.根据权利要求2所述的半导体装置,其特征在于,所述第二信道管理电路基于通过在所述功率控制命令以及所述授权信号上执行和逻辑操作所获取的结果信号来控制所述第二知识产权块的所述功率状态。4.根据权利要求2所述的半导体装置,其特征在于,所述第一信道管理电路将所述功率控制命令的接收的确认传输到所述功率管理单元。5.根据权利要求1所述的半导体装置,其特征在于,所述第二信道管理电路接收通过所述第一知识产权块传输到所述第一信道管理电路的第一有源信号,其中所述第一有源信号指示所述第一知识产权块是否已经苏醒。6.根据权利要求5所述的半导体装置,其特征在于,所述第二信道管理电路基于通过在所述第一有源信号以及通过所述第二知识产权块传输到所述第二信道管理电路的第二有源信号上执行或逻辑操作所获取的结果信号来控制所述第二知识产权块的所述功率状态,其中所述第二有源信号指示所述第二知识产权块是否已经苏醒。7.根据权利要求5所述的半导体装置,其特征在于,所述第一信道管理电路以及所述第二信道管理电路将所述功率控制命令的接收的确认传输到所述功率管理单元。8.根据权利要求1所述的半导体装置,其特征在于,所述第一知识产权块是主要装置,并且所述第二知识产权块是从属装置。9.根据权利要求8所述的半导体装置,其特征在于,仅当所述第一知识产权块已经在睡眠模式中时所述第二知识产权块进入睡眠模式,并且仅在所述第二知识产权块已经苏醒之后第一知...

【专利技术属性】
技术研发人员:全浩渊金硪灿李宰坤
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1