半导体装置、半导体系统和操作半导体装置的方法制造方法及图纸

本发明专利技术提供了一种半导体装置，该半导体装置包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控制电路，其响应于来自知识产权(IP)块的块时钟请求将第一时钟请求发送至第一时钟控制电路，并且控制从第一时钟源接收时钟信号的第二时钟源，以产生停止的时钟信号，即关断预定量的时间的时钟信号；以及驱动器电路，其用于接收块控制信号，并且在停止的时钟信号被输出至IP块的同时将块控制信号输出至IP块。

Semiconductor device, semiconductor system and method of operating semiconductor device

The present invention provides a semiconductor device that includes: a first clock control circuit for controlling the first clock source; a second clock control circuit, which responds to a block clock request from the intellectual property (IP) block to send the first clock request to the first clock control circuit, and controls the connection from the first clock source. The second clock source of the clock signal is received to produce a clocked clock signal, that is, a clock signal that turns off the predetermined amount of time; and the drive circuit is used to receive block control signals and output the block control signal to the IP block while the stopped clock signal is outputted to the IP block.

【技术实现步骤摘要】
半导体装置、半导体系统和操作半导体装置的方法相关申请的交叉引用本申请要求于2017年1月3日在韩国知识产权局提交的韩国专利申请No.10-2017-0000614和于2017年1月25日在美国专利和商标局提交的美国专利申请No.15/415,020的优先权，所述申请的公开以引用方式全文并入本文中。
本专利技术构思涉及半导体装置、半导体系统和操作该半导体装置的方法。
技术介绍
系统芯片(SOC)可包括一个或多个知识产权(IP)块、时钟管理单元(CMU)和功率管理单元(PMU)。CMU向IP块提供时钟信号。CMU可不向不操作的IP块提供时钟信号，从而在采用SOC的系统中减少资源浪费。为了控制时钟信号的提供，例如，可通过利用特殊功能寄存器(SFR)的软件来控制包括在CMU中的各种时钟源，诸如多路复用器(MUX)电路、时钟划分电路、短暂停止(shortstop)电路和时钟门控电路。然而，利用软件控制包括在CMU中的时钟源会较缓慢。
技术实现思路
根据本专利技术构思的示例性实施例，提供了一种半导体装置，包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控制电路，其响应于来自知识产权(IP)块的块时钟请求将第一时钟请求发送至第一时钟控制电路，并且控制从第一时钟源接收时钟信号的第二时钟源，以产生停止的时钟信号，即关断预定量的时间的时钟信号；以及驱动器电路，其用于接收块控制信号，并且在停止的时钟信号被输出至IP块的同时将块控制信号输出至IP块。根据本专利技术构思的示例性实施例，提供了一种半导体装置，包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控制电路，其响应于来自IP块的块时钟请求将第一时钟请求发送至第一时钟控制电路，并且控制从第一时钟源接收时钟信号的第二时钟源，以产生停止的时钟信号，即关断预定量的时间的时钟信号；以及驱动器电路，其响应于块控制信号将第二时钟请求发送至第二时钟电路并将第三时钟请求发送至第二时钟源。根据本专利技术构思的示例性实施例，提供了一种半导体系统，包括：系统芯片(SoC)，其包括至少一个IP块和将时钟信号提供至所述至少一个IP块的时钟管理单元(CMU)；以及电连接至SoC的至少一个外部装置，其中，CMU包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控制电路，其响应于所述至少一个IP块的块时钟请求将第一时钟请求发送至第一时钟控制电路，并且控制从第一时钟源接收时钟信号的第二时钟源，以产生停止的时钟信号，即关断预定量的时间的时钟信号；以及驱动器电路，其用于接收块控制信号，并且在停止的时钟信号被输出至所述至少一个IP块的同时将块控制信号输出至所述至少一个IP块。根据本专利技术构思的示例性实施例，提供了一种操作半导体装置的方法，包括步骤：从将块控制信号输出至IP块的驱动器电路接收第一时钟请求，其中响应于块控制信号发起第一时钟请求；响应于第一时钟请求将第二时钟请求发送至控制父时钟源的父时钟控制电路；从父时钟控制电路接收针对第二时钟请求的应答并且将针对第二时钟请求的应答发送至驱动器电路；从驱动器电路接收第三时钟请求；响应于第三时钟请求产生停止的时钟信号，即关断预定量时间的时钟信号；以及将针对第三时钟请求的应答发送至驱动器电路。根据本专利技术构思的示例性实施例，提供了一种时钟控制电路和时钟源；以及一种驱动器电路，其构造为在第一时间将第一时钟请求信号发送至时钟控制电路，在第二时间接收第一时钟请求的应答，在第三时间将第二时钟请求发送至时钟源，并且在第四时间接收第二时钟请求的应答，其中，时钟源构造为响应于第二时钟请求产生第一时钟信号，其中第一时钟信号不在高状态与低状态之间振荡，并且其中，驱动器电路还构造为在第五时间使第二时钟请求终止，并且响应于第二时钟请求，禁用第一时钟信号。附图说明通过参照附图详细描述本专利技术构思的示例性实施例，本专利技术构思的以上和其它特征将变得更加清楚，其中：图1是示出根据本专利技术构思的示例性实施例的半导体装置的示意图；图2是示出图1的半导体装置的示意图；图3是示出根据本专利技术构思的示例性实施例的半导体装置的示意图；图4是示出根据本专利技术构思的示例性实施例的图3的半导体装置的操作的时序图；图5是示出根据本专利技术构思的示例性实施例的半导体装置的示意图；图6是示出根据本专利技术构思的示例性实施例的半导体装置的示意图；图7是示出根据本专利技术构思的示例性实施例的图6的半导体装置的操作的时序图；图8是示出根据本专利技术构思的示例性实施例的半导体装置的示意图；图9是示出根据本专利技术构思的示例性实施例的图8的半导体装置的操作的时序图；图10是示出根据本专利技术构思的示例性实施例的半导体装置的示意图；图11是示出根据本专利技术构思的示例性实施例的图10的半导体装置的操作的时序图；图12是示出根据本专利技术构思的示例性实施例的半导体装置的示意图；图13是示出根据本专利技术构思的示例性实施例的图12的半导体装置的操作的时序图；图14是示出可应用根据本专利技术构思的示例性实施例的半导体装置和根据本专利技术构思的示例性实施例的操作半导体装置的方法的半导体系统的框图；以及图15、图16和图17是示出图14的半导体系统的示例的示意图。具体实施方式图1是示出根据本专利技术构思的示例性实施例的半导体装置的示意图。参照图1，半导体装置1包括时钟管理单元(CMU)100、知识产权(IP)块200和210以及功率管理单元(PMU)300。半导体装置1可为系统芯片(SoC)，但是本专利技术构思不限于此。CMU100将时钟信号提供至IP块200和210。CMU100包括时钟组件120a至120g、信道管理电路130和132以及CMU控制器110。时钟组件120a至120g产生将被提供至IP块200和210的时钟信号。布置在对应的时钟组件120f和120g与对应的IP块200和210之间的信道管理电路130和132在IP块200和210与CMU100之间提供通信信道CH。CMU控制器110利用时钟组件120a至120g将时钟信号提供至IP块200和210。在本专利技术构思的示例性实施例中，由信道管理电路130和132提供的通信信道CH可符合在低功率接口(LPI)规格中限定的Q信道接口或者P信道接口，但是本专利技术构思不限于此。换句话说，根据如何实施半导体装置1，通信信道CH可符合任何通信协议。时钟组件120a至120g可对应地包括时钟源124a至124g并对应地包括时钟控制电路122a至122g。时钟控制电路122a至122g分别控制时钟源124a至124g。时钟源124a至124g的示例包括多路复用器(MUX)电路、时钟划分电路、短暂停止电路和时钟门控电路。时钟组件120a至120g彼此可具有父子关系。例如，时钟组件120a是时钟组件120b之父，并且时钟组件120b是时钟组件120a之子并且是时钟组件120c之父。时钟组件120e是时钟组件120f和120g之父，并且时钟组件120f和120g是时钟组件120e之子。布置为最靠近锁相回路(PLL)的时钟组件120a是根时钟组件，并且布置为最靠近IP块200和210的时钟组件120f和120g是叶时钟组件。由于时钟组件120a至120g彼此具有父子关系，因此时钟控制电路122a至122g也可彼此具有父子关系，并且时钟源124a至124g也可彼此具有父子本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控制电路，其响应于来自知识产权块的块时钟请求将第一时钟请求发送至第一时钟控制电路，并且控制从第一时钟源接收时钟信号的第二时钟源，以产生停止的时钟信号，即关断预定量的时间的时钟信号；以及驱动器电路，其用于接收块控制信号，并且在停止的时钟信号被输出至知识产权块的同时将块控制信号输出至知识产权块。

【技术特征摘要】
2017.01.03 KR 10-2017-0000614;2017.01.25 US 15/4151.一种半导体装置，包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控制电路，其响应于来自知识产权块的块时钟请求将第一时钟请求发送至第一时钟控制电路，并且控制从第一时钟源接收时钟信号的第二时钟源，以产生停止的时钟信号，即关断预定量的时间的时钟信号；以及驱动器电路，其用于接收块控制信号，并且在停止的时钟信号被输出至知识产权块的同时将块控制信号输出至知识产权块。2.根据权利要求1所述的半导体装置，其中，响应于块控制信号，驱动器电路将第二时钟请求发送至第二时钟控制电路。3.根据权利要求2所述的半导体装置，其中，驱动器电路从第二时钟控制电路接收针对第二时钟请求的应答。4.根据权利要求3所述的半导体装置，其中，响应于来自第二时钟控制电路的针对第二时钟请求的应答，驱动器电路将第三时钟请求发送至第二时钟源。5.根据权利要求4所述的半导体装置，其中，驱动器电路从第二时钟源接收针对第三时钟请求的应答，并且随后将块控制信号输出至知识产权块。6.根据权利要求1所述的半导体装置，其中，块控制信号包括用于存储器装置的复位信号、隔离信号或者额外裕量调整信号。7.根据权利要求1所述的半导体装置，其中，第二时钟源包括时钟门控电路。8.根据权利要求7所述的半导体装置，其中，第二时钟源还包括逻辑门，其对从第二时钟控制电路接收的第一使能信号和从驱动器电路接收的第二使能信号执行逻辑操作，并且作为逻辑操作的结果，输出用于控制时钟门控电路的信号。9.根据权利要求8所述的半导体装置，其中，通过从逻辑门输出的信号启用或禁用时钟门控电路。10.根据权利要求1所述的半导体装置，其中，第二时钟控制电路或第二时钟源还包括设置停止的时钟信号的长度的计数器。11.一种半导体装置，包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控...

【专利技术属性】
技术研发人员：李旼贞，金世勋，李宰坤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR