半导体装置、半导体系统以及操作半导体装置的方法制造方法及图纸

本申请提供了一种半导体装置、一种半导体系统以及一种操作半导体装置的方法。半导体装置包括第一知识产权块，其包括功能单元和接口单元；第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其将第一时钟请求发送至第一时钟控制电路，并控制从第一时钟源接收时钟信号的第二时钟源；以及信道管理电路，其配置为响应于从第一知识产权块接收到的时钟停止请求，向第二时钟控制电路发送第二时钟请求；其中功能单元控制第一知识产权块的操作，并且接口单元接收从电连接至第一知识产权块的第二知识产权块提供的第一信号，并且将第一信号提供给功能单元。

Semiconductor device, semiconductor system and method of operating semiconductor device

The present invention provides a semiconductor device, a semiconductor system and a method of operating a semiconductor device. The semiconductor device includes a first intellectual property block, which includes a functional unit and an interface unit; the first clock control circuit controls the first clock source; the second clock control circuit sends the first clock request to the first clock control circuit, and controls the second clock source that receives the clock signal from the first clock source; and The channel management circuit is configured to send a second clock request to the second clock control circuit in response to a clock stop request received from the first intellectual property block; the function unit controls the operation of the first intellectual property block, and the interface unit receives the second intellectual property block from the electrical connection to the first intellectual property block. The first signal is supplied and the first signal is provided to the functional unit.

【技术实现步骤摘要】
半导体装置、半导体系统以及操作半导体装置的方法相关申请的交叉引用本申请要求于2017年1月3日提交至韩国知识产权局的韩国专利申请No.10-2017-0000722以及于2017年2月3日提交至美国专利及商标局的美国专利申请No.15/424,028的优先权，这些申请全部内容以引用方式并入本文中。
本专利技术构思涉及半导体装置、半导体系统以及操作半导体装置的方法。
技术介绍
系统芯片(SoC)可以包括一个或多个知识产权块(IP块)、时钟管理单元(CMU)以及电源管理单元(PUM)。CMU向所述一个或多个IP块提供时钟信号。CMU可以不向未运行的IP块提供时钟信号，因此减少了采用SoC的系统的资源浪费。为了控制时钟信号的提供，可以通过使用特殊功能寄存器(SFR)的软件来控制包括在CMU中的各种时钟源，诸如多路复用电路(MUX电路)、时钟划分电路、短暂停止(shortstop)电路和时钟门控电路。然而，软件的控制速度会比硬件的控制速度慢。
技术实现思路
根据本专利技术构思的示例性实施例，提供了一种半导体装置，其包括第一知识产权(IP)块，第一知识产权(IP)块包括功能单元和接口单元；第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其将第一时钟请求发送至第一时钟控制电路，并控制从第一时钟源接收时钟信号的第二时钟源；以及信道管理电路，其配置为响应于从第一IP块接收的时钟停止请求，向第二时钟控制电路发送第二时钟请求；其中功能单元控制第一IP块的操作，并且接口单元接收从电连接至第一IP块的第二IP块提供的第一信号，并且将第一信号提供给功能单元。根据本专利技术构思的示例性实施例，提供了一种半导体装置，其包括主IP块，其响应于从时钟管理单元(CMU)提供的第一时钟信号进行操作；以及从IP块，其包括功能单元和接口单元，功能单元响应于从CMU提供的第二时钟信号进行操作，接口单元配置为在第一时间点从主IP块接收总线操作信号，并且在与第一时间点不同的第二时间点将总线操作信号提供给功能单元。根据本专利技术构思的示例性实施例，提供了一种半导体系统，其包括系统芯片(SoC)以及电连接至SoC的一个或多个外部装置。系统芯片(SoC)包括：第一IP块，其包括功能单元和接口单元；第二IP块,其电连接至第一IP块；第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其将第一时钟请求发送至第一时钟控制电路，并控制从第一时钟源接收时钟信号的第二时钟源；以及信道管理电路，其响应于从第一IP块接收到的时钟停止请求，向第二时钟控制电路发送第二时钟请求。功能单元控制第一IP块的操作，并且接口单元接收从第二IP块提供的第一信号，并且将第一信号提供给功能单元。根据本专利技术构思的示例性实施例，提供了一种操作半导体装置的方法，包括：从主IP块接收第一信号；向CMU发送用于唤醒从IP块的功能单元的时钟请求；在从IP块从CMU接收时钟信号之后,产生对应于第一信号的第二信号；以及将第二信号提供给功能单元。根据本专利技术构思的示例性实施例，提供了一种半导体装置，包括：第一IP块，第一IP块包括功能单元和接口单元；以及第二IP块，其电连接至第一IP块，其中接口单元配置为当功能单元处于睡眠状态时，接口单元从第二IP块接收第一信号，并且当功能单元唤醒时，提供对应于第一信号的第二信号。附图说明通过参照附图详细描述示例性实施例，本专利技术构思的以上和其它特征将变得更加明显，在附图中：图1是根据本专利技术构思的示例性实施例的半导体装置的示意图；图2和图3是根据本专利技术构思的示例性实施例的半导体装置的示意图；图4是示出根据本专利技术构思的示例性实施例的半导体装置的操作的示意图；图5是示出根据本专利技术构思的示例性实施例的图4的半导体装置的操作的时序图；图6是示出根据本专利技术构思的示例性实施例的图4的半导体装置的操作的时序图；图7和图8是根据本专利技术构思的示例性实施例的半导体装置的示意图；图9是示出根据本专利技术构思的示例性实施例的半导体装置的操作的示意图；图10是示出根据本专利技术构思的示例性实施例的图9的半导体装置的操作的时序图；图11是根据本专利技术构思的示例性实施例的操作半导体装置的方法的流程图；图12是半导体系统的框图，根据本专利技术构思的示例性实施例的半导体装置以及操作半导体装置的方法可应用于该半导体系统；以及图13、图14和图15是半导体系统，根据本专利技术构思的示例性实施例的半导体装置以及操作半导体装置的方法可应用于该半导体系统。具体实施方式图1是根据本专利技术构思的示例性实施例的半导体装置的示意图。参考图1，根据本专利技术构思的示例性实施例的半导体装置1包括时钟管理单元(CMU)100、知识产权块(IP块)200和210以及电源管理单元(PMU)300。根据本专利技术构思的示例性实施例的半导体装置1可以提供为系统芯片(SoC)，但是本专利技术构思不限于此。CMU100向IP块200和210提供时钟信号。在该实施例中，CMU100包括时钟组件120a、120b、120c、120d、120e、120f和120g、信道管理电路130和132以及CMU控制器110。时钟组件120a、120b、120c、120d、120e、120f和120g产生要提供给IP块200和210的时钟信号，并且信道管理电路130和132设置在时钟组件120f和120g以及IP块200和210之间，以提供CMU100和IP块200和210之间的通信信道CH。此外，CMU控制器110使用时钟组件120a、120b、120c、120d、120e、120f和120g将时钟信号提供给IP块200和210。在本专利技术构思的示例性实施例中，由信道管理电路130和132提供的通信信道CH可以提供为符合如在LPI规范中定义的低功率接口(LPI)、Q信道接口或P信道接口，但本专利技术构思不限于此。例如，通信信道CH可以根据半导体装置1的实现方式而符合任意的通信协议。时钟组件120a、120b、120c、120d、120e、120f和120g的每一个包括时钟源124a、124b、124c、124d、124e、124f和124g以及对时钟源124a、124b、124c、124d、124e、124f和124g的每一个进行控制的时钟控制电路122a、122b、122c、122d、122e、122f和122g。时钟源124a、124b、124c、124d、124e、124f和124g例如可以包括多路复用电路(MUX电路)、时钟划分电路、短暂停止电路、时钟门控电路等。时钟组件120a、120b、120c、120d、120e、120f和120g具有彼此之间的父子关系。在本示例性实施例中，时钟组件120a是时钟组件120b之父，时钟组件120b是时钟组件120a之子并且是时钟组件120c之父。另外，时钟组件120e是两个时钟组件120f和120g之父，并且时钟组件120f和120g是时钟组件120e之子。此外，在本示例性实施例中，设置为最靠近锁相环(PLL)的时钟组件120a是根时钟组件，并且设置成最靠近IP块200和210的时钟组件120f和120g是叶时钟组件。这种父子关系也形成在与时钟组件120a、120b、120c、120d、120e、120f和120g的父子关系相对应的时钟控制电路122本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：第一知识产权块，其包括功能单元和接口单元；第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其将第一时钟请求发送至第一时钟控制电路，并控制从第一时钟源接收时钟信号的第二时钟源；以及信道管理电路，其配置为响应于从第一知识产权块接收的时钟停止请求，向第二时钟控制电路发送第二时钟请求；其中，功能单元控制第一知识产权块的操作，并且接口单元接收从电连接至第一知识产权块的第二知识产权块提供的第一信号，并且将第一信号提供给功能单元。

【技术特征摘要】
2017.01.03 KR 10-2017-0000722;2017.02.03 US 15/4241.一种半导体装置，包括：第一知识产权块，其包括功能单元和接口单元；第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其将第一时钟请求发送至第一时钟控制电路，并控制从第一时钟源接收时钟信号的第二时钟源；以及信道管理电路，其配置为响应于从第一知识产权块接收的时钟停止请求，向第二时钟控制电路发送第二时钟请求；其中，功能单元控制第一知识产权块的操作，并且接口单元接收从电连接至第一知识产权块的第二知识产权块提供的第一信号，并且将第一信号提供给功能单元。2.根据权利要求1所述的半导体装置，其中，接口单元接收第一知识产权块的功能单元的操作状态的相关信息，并且所述操作状态包括睡眠状态或运行状态。3.根据权利要求1所述的半导体装置，其中，当第一知识产权块的功能单元处于睡眠状态时，接口单元接收从第二知识产权块提供的第一信号。4.根据权利要求3所述的半导体装置，其中，接口单元在接收第一信号之后将时钟停止请求发送至信道管理电路。5.根据权利要求3所述的半导体装置，其中，在第一知识产权块的功能单元唤醒之后，接口单元产生对应于第一信号的第二信号。6.根据权利要求5所述的半导体装置，其中，在第一知识产权块的功能单元唤醒之后，接口单元将第二信号提供给功能单元。7.根据权利要求1所述的半导体装置，其中，第一知识产权块是从装置，第二知识产权块是主装置。8.根据权利要求1所述的半导体装置，其中，第一信号包括总线操作信号。9.根据权利要求8所述的半导体装置，其中，总线操作信号包括地址信号、数据信号或控制信号。10.根据权利要求8所述的半导体装置，其中，第一知识产权块的功能单元在从接口单元接收到第一信号之后，与第二知识产权块执行总线操作。11.一种半导体装置，包括：主知识产权块，其响应于从时钟管...

【专利技术属性】
技术研发人员：全浩渊，金硪灿，李宰坤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR