电荷存储单元制造技术

本公开涉及电荷存储单元。一种电荷存储单元，包括：半导体区，半导体区具有第一导电类型的电荷载流子；第一深沟槽隔离结构；电荷存储区，电荷存储区的位置邻近于第一深沟槽隔离结构，电荷存储区包括与第一导电类型不同的第二导电类型的电荷载流子并且基本上沿着整个第一深沟槽隔离结构延伸；以及第二深沟槽隔离结构，第二深沟槽隔离结构的位置邻近于电荷存储区并且与第一深沟槽隔离结构相对。

Charge storage unit

The present disclosure relates to a charge storage unit. A charge storage unit, consisting of a semiconductor area, a semiconductor area with a first conducting type of charge carrier, a first deep groove isolation structure, a charge storage area, and a charge storage area adjacent to the first deep groove isolation structure, and the charge storage area includes second electrical types of electrical charge different from the first conducting type. The carrier is extended basically along the whole first deep groove isolation structure; and the second deep groove isolation structure, the position of the second deep groove isolation structure is adjacent to the charge storage area and is relative to the first deep groove isolation structure.

【技术实现步骤摘要】
电荷存储单元
本公开涉及一种电荷存储单元以及一种具有对应电荷存储单元的像素阵列。
技术介绍
使用光电二极管像素的图像传感器是已知的。这样的图像传感器具有多种应用。在一些应用中，可以提供像素阵列。在相机的全局快门安排中，在照相曝光期间，所有像素被同时从复位中释放并且开始同时集成。在特定的一段时间之后，所有像素然后被同时读出到临时存储器中，该临时存储器可以位于像素内部。然后，这个临时存储器可以被逐行扫描，其中，信号被放大或者被转换成数字值。
技术实现思路
本技术的实施例旨在提供至少部分解决现有技术中的缺点的电荷存储单元，例如防止暗电流和电流泄漏的增加。根据一些实施例，提供了一种电荷存储单元，包括：半导体区，半导体区具有第一导电类型的电荷载流子；第一深沟槽隔离结构；电荷存储区，电荷存储区的位置邻近于第一深沟槽隔离结构，电荷存储区包括与第一导电类型不同的第二导电类型的电荷载流子并且基本上沿着整个第一深沟槽隔离结构延伸；以及第二深沟槽隔离结构，第二深沟槽隔离结构的位置邻近于电荷存储区并且与第一深沟槽隔离结构相对。在一些实施例中，电荷存储区包括上部掺杂部分以及下部掺杂部分，上部掺杂部分比下部掺杂部分掺杂得更重。在一些实施例中，电荷存储单元进一步包括：第三深沟槽隔离结构，第三深沟槽隔离结构的位置邻近于第一深沟槽隔离结构，使得第一深沟槽隔离结构在第二深沟槽隔离结构与第三深沟槽隔离结构之间；以及第二电荷存储区，第二电荷存储区在第一深沟槽隔离结构与第三深沟槽隔离结构之间。本技术的实施例所提供的电荷存储单元可以在具有较小占用面积的情况下提供良好的电荷存储面密度，而不会导致暗电流和电流泄漏的增加。附图说明为了更好地理解一些实施例，仅通过示例的方式参照附图，在附图中：图1示出了竖直存储光电二极管；图2a至图2e示出了第一电荷存储单元安排在其制造的各阶段期间的水平和竖直截面；图3a至图3d示出了第二电荷存储单元安排在其制造的各阶段期间的水平和竖直截面；图4a至图4e示出了另一电荷存储单元在其制造的各阶段期间的水平和竖直截面；图5示意性地示出了像素阵列；图6示出了另一电荷存储安排的水平截面；图7示出了所谓的6T(6晶体管)像素结构；并且图8a至图8d示出了另一电荷存储单元在其制造的各阶段期间的水平和竖直截面。具体实施方式一些实施例可以与电荷域像素一起使用。在相机或者其他图像捕捉设备的全局快门安排的背景下可能如此。针对这种类型的像素，最常见的电路是‘6T’(6晶体管)架构及其衍生品。这将在下文中参照图7更详细地描述。利用这种像素，信号电荷从光电二极管转移至集成端处的存储二极管。在读出时，信号电荷然后从存储二极管转移至感测节点并且被读出。应认识到，虽然一些实施例是在6T安排的背景下进行描述的，但是其他实施例可以与不同数量的晶体管一起使用。参照图7，该图中示意性地示出了6T像素安排，包括光电二极管700和电荷存储区702。当光子照射在光电二极管上时，光电二极管700生成信号电子。在积分时间段之后，信号电子通过第一传输门晶体管704转移至电荷存储区702。第一传输门晶体管704受第一传输门信号TX1控制。第一传输门的漏极耦合至电荷存储区702，并且源极耦合至光电二极管700。电荷存储区内的电荷然后被转移至感测节点709以在读出过程期间通过第二传输门晶体管706被读取。第二传输门706受第二传输门信号TX2控制。第二传输门的漏极耦合至感测节点709，而源极连接至电荷存储区702。一对晶体管708控制从感测节点读出电荷。一旦读出完成，像素就通过复位晶体管710被复位。在光电二极管700相对于第一传输门的另一侧上的是源极跟随器晶体管711。这些像素可以包括竖直存储光电二极管。这些全局快门传感器可以是电荷域全局快门传感器。竖直存储光电二极管可以具有在P型衬底内形成的N阱。图1中示意性地示出了这种光电二极管的示例，其中，CDTI(电容型深沟槽隔离)蚀刻102在P型衬底100中实施。由DTI形成的区内是N型掺杂区104。掺杂通常是使用离子注入实现的，其中，掺杂剂离子被加速为较高速度并且被引导到半导体衬底的表面上。当离子撞击表面时，它们在衬底内达到静止之前经历与衬底原子的一系列碰撞。掺杂剂离子渗入衬底中的深度与入射的离子的能量成比例。阴影区105示出了电荷存储区，该电荷存储区的深度受离子渗透控制。竖直存储光电二极管由于其在X和Y维度中的占用面积最小而提供良好的电荷存储面密度。然而，目前像素受限于电荷存储区105，该电荷存储区进而又受限于电荷存储植入的深度。为了实现更大的掺杂剂渗透深度以及因此更大的电荷存储体积，使用离子注入，需要更高的入射离子能量。然而，高能量离子注入与增加的晶格缺陷和填隙有关。这些可以显现在传感器的非期望特性中，如由所创建的缺陷状态引起的增加的暗电流和电流泄漏。此外，在如此高能量下的离子注入所需的光刻胶层可能太厚而不允许实施小区域的可靠离子注入。因此，目前的制造技术可能限制竖直存储光电二极管的电荷存储电势。这在图1中被示意性地示出，在该图中，电荷存储区被设置在通过DTI限定的体积的上部区中，并且该体积的下部区不用于电荷存储。这可以进而限制全局快门成像设备。具体地，电荷存储单元和光电二极管的存储容量应该是平衡的。像素可能受存储器模式的存储限制；该存储为竖直存储二极管。一些实施例可以利用沟槽扩散来形成电荷存储单元结构，避免针对高能量离子注入的需求。这可以允许提供与外延层深度成比例缩放的二极管结构。在本文中，参考竖直截面和水平截面。应了解的是，这些术语是为了方便而被使用的并且不暗示所使用的产品的任何定向。“竖直”截面指的是沿着垂直于像素表面的平面的截面，光、红外线、近红外线辐射等照射在该像素表面上。“水平”截面指的是沿着平行于像素表面的平面的截面，光、红外线、近红外线辐射照射在该像素表面上。应了解的是，在其它实施例中，与以下示例相比，在一个或多个附图中示出的截面可以沿着相对该像素表面具有不同取向的平面。图2a-e示意性地表示了实施例的深沟槽扩散全局快门电荷存储的制造工艺，示出了如附图中所指示的沿着竖直截面的线H-H’的水平截面以及沿着水平截面的线V-V’的竖直截面。首先参照图2a。在图2a中，P型衬底200具有两个深沟槽隔离(DTI)线蚀刻区202。实际上，DTI可以是环状结构的一部分并且可以是圆形、矩形或方形，其中，取垂直于表面的截面，如图2a所示。在图2a-e所示出的示例中，环状结构在水平截面中为矩形。在一些实施例中，衬底可以是硅。在其他实施例中，衬底可以是任何其他合适的半导体。DTI蚀刻区的宽度可以大约为150-300nm。两个DTI区可被间隔开的距离大约为200-500nm，而蚀刻区的深度可以约为3-10μm的深度；然而，应了解的是，如本申请所要求的，所需尺寸将取决于一个或多个因素。例如，宽度应该足够宽使得电荷存储相对较高，但是足够低使得二极管的耗尽电势仍相对较低。DTI形成后，图2b示出了分别用N掺杂氧化硅202和未掺杂氧化硅204填充DTI沟槽。N掺杂剂可以是任何合适的材料并且在硅衬底的情况下可以例如是磷、锑或砷。在一些实施例中，可以用掺杂多晶硅代替掺杂氧化硅来填充DTI沟槽。可以通过CVD方法沉积材料。在本文档来自技高网...

【技术保护点】
1.一种电荷存储单元，其特征在于，包括：半导体区，所述半导体区具有第一导电类型的电荷载流子；第一深沟槽隔离结构；电荷存储区，所述电荷存储区的位置邻近于所述第一深沟槽隔离结构，所述电荷存储区包括与所述第一导电类型不同的第二导电类型的电荷载流子并且沿着整个所述第一深沟槽隔离结构延伸；以及第二深沟槽隔离结构，所述第二深沟槽隔离结构的位置邻近于所述电荷存储区并且与所述第一深沟槽隔离结构相对。

【技术特征摘要】
2016.12.13 EP 16203798.01.一种电荷存储单元，其特征在于，包括：半导体区，所述半导体区具有第一导电类型的电荷载流子；第一深沟槽隔离结构；电荷存储区，所述电荷存储区的位置邻近于所述第一深沟槽隔离结构，所述电荷存储区包括与所述第一导电类型不同的第二导电类型的电荷载流子并且沿着整个所述第一深沟槽隔离结构延伸；以及第二深沟槽隔离结构，所述第二深沟槽隔离结构的位置邻近于所述电荷存储区并且与所述第一深沟...

【专利技术属性】
技术研发人员：L·斯塔克，
申请(专利权)人：意法半导体RD有限公司，
类型：新型
国别省市：英国,GB