基于空时结构的时域均衡抗干扰算法天线制造技术

本实用新型专利技术公开了基于空时结构的时域均衡抗干扰算法天线，涉及北斗卫星导航技术领域，包括抗干扰天线射频模块、抗干扰数字处理模块和电源处理模块，所述抗干扰天线射频模块包括下变频模块、上变频模块、GPS LNA模块、状态控制模块、时钟模块一、功分模块和检索模块，所述抗干扰数字处理模块包括4路ADC模块、1路DAC模块、I/O接口模块、FPGA处理单元模块、时钟模块二、MCU模块和电源管理模块。本实用新型专利技术能同时接收BDS B3、GPS L1频点卫星信号，具备对抗宽带、多点扫面、脉冲、单音、窄带、调频等干扰能力，并且能同时对抗3个不同方向及不同类型组合的BDS干扰源。

Time domain equalization anti-jamming algorithm antenna based on space-time structure

The utility model discloses an antenna for time domain equalization anti-jamming algorithm based on space time structure, which involves the field of the Beidou satellite navigation technology, including an anti-jamming antenna radio frequency module, an anti-jamming digital processing module and a power processing module. The anti-jamming antenna radio frequency module includes a down conversion module, an upconversion module, a GPS LNA module, and a power processing module. The state control module, the clock module, the power component module and the retrieval module, the anti-interference digital processing module includes 4 ADC module, 1 road DAC module, I/O interface module, FPGA processing unit module, clock module two, MCU module and power management module. The utility model can simultaneously receive BDS B3 and GPS L1 frequency point satellite signals, and has the interference ability against broadband, multi point sweep surface, pulse, single tone, narrow band, FM and so on, and can confront 3 different directions and different types of BDS interference sources at the same time.

【技术实现步骤摘要】
基于空时结构的时域均衡抗干扰算法天线
本技术涉及北斗卫星导航
，特别涉及基于空时结构的时域均衡抗干扰算法天线。
技术介绍
“北斗二号”卫星导航系统是我国自定义发展的卫星导航系统，随着2013年系统的开通，与北斗相关的产品将大量投入使用，对关系到国防安全的军事用户更具有吸引力，但是由于自身脆弱性所导致的极易受到人为干扰破坏的问题也很严重。改善卫星性能和排布方式虽然是最有效的抗干扰手段，但成本过高而且耗时较长，因此利用软件无线电技术在接收端进行干扰抑制是目前的主流方向。随着我国北斗二号卫星导航系统的逐渐建成和完善，在我国的武器平台智能化改造中，将越来越多的采用具有自主知识产权的BDS设备作为精确制导方式，卫星导航卫星天线作为卫星导航系统的一部分，也将发挥着越来越重要的作用。
技术实现思路
本技术实施例提供了基于空时结构的时域均衡抗干扰算法天线，用以解决现有技术中存在的问题。基于空时结构的时域均衡抗干扰算法天线，包括抗干扰天线射频模块、抗干扰数字处理模块和电源处理模块，所述抗干扰天线射频模块包括下变频模块、上变频模块、GPSLNA模块、状态控制模块、时钟模块一、功分模块和检测模块，所述下变频模块、所述GPSLNA模块、所述时钟模块一和所述功分模块依次电连接，所述上变频模块与所述GPSLNA模块电连接，所述检测模块与所述下变频模块、所述GPSLNA模块和所述功分模块均电连接；所述抗干扰数字处理模块包括4路ADC模块、1路DAC模块、I/O接口模块、FPGA处理单元模块、时钟模块二、MCU模块和电源管理模块，所述FPGA处理单元模块与所述4路ADC模块、所述1路DAC模块、所述I/O接口模块、所述时钟模块二和所述MCU模块均电连接，所述电源管理模块与所述4路ADC模块、所述1路DAC模块、所述I/O接口模块、所述FPGA处理单元模块、所述时钟模块二和所述MCU模块均电连接，所述4路ADC模块与所述下变频模块电连接，所述1路DAC模块与所述上变频模块电连接，所述I/O接口模块与所述状态控制模块和所述检测模块均电连接；所述电源处理模块包括防雷电路+短路保护模块和EMC处理+电源特性处理+DC/DC模块，所述防雷电路+短路保护模块和所述EMC处理+电源特性处理+DC/DC模块电连接，所述EMC处理+电源特性处理+DC/DC模块分别与所述电源管理模块和所述抗干扰天线射频模块电连接。较佳地，所述下变频模块包括4路B3微带天线阵列、4个LAN通道和4个下变频通道，所述4路B3微带天线阵列、所述4个LAN通道和所述4个下变频通道依次电连接。较佳地，所述GPSLNA模块包括GPS微带天线、BPF/LNA和合路器，所述GPS微带天线、所述BPF/LNA和所述合路器依次电连接。较佳地，所述时钟模块一包括参考时钟和PLL电路，所述参考时钟和所述PLL电路电连接。较佳地，所述功分模块包括功分器一、放大器、功分器二和功分器三，所述功分器一、所述放大器和所述功分器二依次电连接，所述功分器一与所述功分器三电连接，所述功分器三电连接接收机。较佳地，所述检测模块包括GPS功率检测模块、BD功率检测模块、馈电状态检测模块和馈电来源检测模块，所述GPS功率检测模块与所述GPSLNA模块电连接，所述BD功率检测模块与所述下变频模块电连接，所述馈电状态检测模块和所述馈电来源检测模块均与所述功分模块的所述接收机电连接。本技术有益效果：本技术采用一种空时自适应抗干扰算法，能同时接收BDSB3、GPSL1频点卫星信号，具备对抗宽带、多点扫面、脉冲、单音、窄带、调频等干扰的能力，并且能同时对抗3个不同方向(>-10度方位及仰角)及不同类型组合的BDS干扰源。在BDSB3频点上可接收-40dBm干扰信号，具备天线闭锁和直通功能，具有抗烧毁能力，所有接口具有短路保护功能。附图说明图1为本技术实施例提供的基于空时结构的时域均衡抗干扰算法天线的结构示意图；图2为陈列天线仿真模型图的结构示意图；图3为窄带干扰滤出效果时域图；图4为窄带干扰滤出效果频域图；图5为宽带干扰滤出效果时域图；图6为宽带干扰滤出效果频域图。附图标记说明：1-抗干扰天线射频模块，2-抗干扰数字处理模块，3-电源处理模块，4-下变频模块，5-上变频模块，6-GPSLNA模块，7-状态控制模块，8-时钟模块一，9-功分模块，10-检测模块，11-4路ADC模块，12-1路DAC模块，13-I/O接口模块，14-FPGA处理单元模块，15-时钟模块二，16-MCU模块，17-电源管理模块，18-防雷电路+短路保护模块，19-EMC处理+电源特性处理+DC/DC模块。具体实施方式下面结合新型实施例中的附图，对本技术实施例中的技术方案进行清楚、完整的描述，但应当理解本技术的保护范围并不受具体实施方式的限制。参照图1，本技术提供了基于空时结构的时域均衡抗干扰算法天线，包括抗干扰天线射频模块1、抗干扰数字处理模块2和电源处理模块3，所述抗干扰天线射频模块1包括下变频模块4、上变频模块5、GPSLNA模块6、状态控制模块7、时钟模块一8、功分模块9和检测模块10，所述下变频模块4、所述GPSLNA模块6、所述时钟模块一8和所述功分模块9依次电连接，所述上变频模块5与所述GPSLNA模块6电连接，所述检测模块10与所述下变频模块4、所述GPSLNA模块6和所述功分模块9均电连接；主要用于对BDSB3频点、GPSL1频点卫星信号的接收，同时与抗干扰数字处理模块2配合，实现BDSB3频点卫星导航信号抗干扰的功能。4路B3频点天线同时接收BDSB3频点卫星信号，经过下变频模块4后送至抗干扰处理模块，经过抗干扰数字处理后，经上变频模块5与GPS天线接收的卫星导航信号合路输出至接收机，供接收机完成定位解算功能。抗干扰天线射频模块1根据指令和工作状态可以实现天线闭锁和BDS直通功能，天线在28VDC供电故障时，可通过接收机馈电进行直通工作。所述抗干扰数字处理模块2包括4路ADC模块11、1路DAC模块12、I/O接口模块13、FPGA处理单元模块14、时钟模块二15、MCU模块16和电源管理模块17，所述FPGA处理单元模块14与所述4路ADC模块11、所述1路DAC模块12、所述I/O接口模块13、所述时钟模块二15和所述MCU模块16均电连接，所述电源管理模块17与所述4路ADC模块11、所述1路DAC模块12、所述I/O接口模块13、所述FPGA处理单元模块14、所述时钟模块二15和所述MCU模块16均电连接，所述4路ADC模块11与所述下变频模块4电连接，所述1路DAC模块12与所述上变频模块5电连接，所述I/O接口模块13与所述状态控制模块7和所述检测模块10均电连接；主要用于4路下变频信号的采样和抗干扰处理后的信号输出。其中FPGA处理单元模块14主要完成对4路ADC采样的信号进行功率检测、进行抗干扰算法处理、检测干扰的来向、干扰的个数、干扰的功率大小、以及天线算法工作状态等功能，电源管理模块17主要用于给抗干扰各部分提供电源。所述电源处理模块3包括防雷电路+短路保护模块18和EMC处理+电源特性处理+DC/DC模块19，所述防雷电路+短路保护模块18本文档来自技高网...

【技术保护点】
1.基于空时结构的时域均衡抗干扰算法天线，其特征在于，包括抗干扰天线射频模块(1)、抗干扰数字处理模块(2)和电源处理模块(3)，所述抗干扰天线射频模块(1)包括下变频模块(4)、上变频模块(5)、GPS LNA模块(6)、状态控制模块(7)、时钟模块一(8)、功分模块(9)和检测模块(10)，所述下变频模块(4)、所述GPS LNA模块(6)、所述时钟模块一(8)和所述功分模块(9)依次电连接，所述上变频模块(5)与所述GPS LNA模块(6)电连接，所述检测模块(10)与所述下变频模块(4)、所述GPS LNA模块(6)和所述功分模块(9)均电连接；所述抗干扰数字处理模块(2)包括4路ADC模块(11)、1路DAC模块(12)、I/O接口模块(13)、FPGA处理单元模块(14)、时钟模块二(15)、MCU模块(16)和电源管理模块(17)，所述FPGA处理单元模块(14)与所述4路ADC模块(11)、所述1路DAC模块(12)、所述I/O接口模块(13)、所述时钟模块二(15)和所述MCU模块(16)均电连接，所述电源管理模块(17)与所述4路ADC模块(11)、所述1路DAC模块(12)、所述I/O接口模块(13)、所述FPGA处理单元模块(14)、所述时钟模块二(15)和所述MCU模块(16)均电连接，所述4路ADC模块(11)与所述下变频模块(4)电连接，所述1路DAC模块(12)与所述上变频模块(5)电连接，所述I/O接口模块(13)与所述状态控制模块(7)和所述检测模块(10)均电连接；所述电源处理模块(3)包括防雷电路+短路保护模块(18)和EMC处理+电源特性处理+DC/DC模块(19)，所述防雷电路+短路保护模块(18)和所述EMC处理+电源特性处理+DC/DC模块(19)电连接，所述EMC处理+电源特性处理+DC/DC模块(19)分别与所述电源管理模块(17)和所述抗干扰天线射频模块(1)电连接。...

【技术特征摘要】
1.基于空时结构的时域均衡抗干扰算法天线，其特征在于，包括抗干扰天线射频模块(1)、抗干扰数字处理模块(2)和电源处理模块(3)，所述抗干扰天线射频模块(1)包括下变频模块(4)、上变频模块(5)、GPSLNA模块(6)、状态控制模块(7)、时钟模块一(8)、功分模块(9)和检测模块(10)，所述下变频模块(4)、所述GPSLNA模块(6)、所述时钟模块一(8)和所述功分模块(9)依次电连接，所述上变频模块(5)与所述GPSLNA模块(6)电连接，所述检测模块(10)与所述下变频模块(4)、所述GPSLNA模块(6)和所述功分模块(9)均电连接；所述抗干扰数字处理模块(2)包括4路ADC模块(11)、1路DAC模块(12)、I/O接口模块(13)、FPGA处理单元模块(14)、时钟模块二(15)、MCU模块(16)和电源管理模块(17)，所述FPGA处理单元模块(14)与所述4路ADC模块(11)、所述1路DAC模块(12)、所述I/O接口模块(13)、所述时钟模块二(15)和所述MCU模块(16)均电连接，所述电源管理模块(17)与所述4路ADC模块(11)、所述1路DAC模块(12)、所述I/O接口模块(13)、所述FPGA处理单元模块(14)、所述时钟模块二(15)和所述MCU模块(16)均电连接，所述4路ADC模块(11)与所述下变频模块(4)电连接，所述1路DAC模块(12)与所述上变频模块(5)电连接，所述I/O接口模块(13)与所述状态控制模块(7)和所述检测模块(10)均电连接；所述电源处理模块(...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：西安希德电子信息技术股份有限公司，
类型：新型
国别省市：陕西,61