一种超结器件制造技术

本实用新型专利技术提供了一种超结器件，其中包括于一半导体衬底上依次生成多个非掺杂外延层；在形成每一非掺杂外延层后，在当前的所述非掺杂外延层上依次注入一层N型杂质，以及于对应所述硅衬底的P型区域注入一P型杂质；通过一退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱。其技术方案的有益效果在于，提高超结器件的工艺窗口，提高良率的同时，改变雪崩电流路径，提高超结器件的耐用度，克服了现有技术中超结器件的工艺窗口逐渐狭窄导致器件耐用度下降，以及良率下降的缺陷。

A kind of hyperjunction device

The utility model provides a superjunction device, in which a plurality of non doped epitaxial layers are generated on half conductor substrates; after each non doped epitaxial layer is formed, a layer of N type impurity is injected on the current non doped epitaxial layer, and a P type impurity is injected into the P region corresponding to the silicon substrate; The N type impurities and P type impurities in all the undoped epitaxial layers are diffused by one annealing process to form corresponding N type columns and P type columns. The beneficial effect of the technical scheme is to improve the process window of the overrun device, to improve the good rate, to change the avalanche current path, to improve the durability of the overover device, and to overcome the defects of the decline of the device's durability and the decline in the yield of the device in the existing technology.

【技术实现步骤摘要】
一种超结器件
本技术涉及半导体制备
，尤其涉及一种超结器件。
技术介绍
Super-Junction(超结)晶体管以为独特的N/P交互结构，使得在同样的击穿电压下只需要更薄的EPI(外延层)，以及更高的EPI掺杂，从而大大降低了器件的比导通电阻-Rsp(理想的PN结在正向导通后应该是没有电阻的，而实际的PN结比如二极管受材料、工艺的影响，在导通时实际上两端还有一个电阻，这个电阻一般在几欧到几十欧之间，被称为导通电阻。)，以及figureofmerit—FOM(灵敏值)值。现有的超结器件通常使用多次外延+注入+退火的方式形成，在掺杂n型外延层上注入一定剂量的p型杂质，并重复多次外延生长和p型杂质的注入来形成n柱和p柱结构。但随着比导通电阻的逐步减小，芯片面积的逐步缩小，超结器件的工艺窗口变得越来越小，如下图1所示，已经到达工艺设备能力的极限附近。同时超结器件天生对电荷平衡的敏感性较高，出现芯片的一致性问题，造成器件低良率，耐用度下降等问题。
技术实现思路
针对现有技术中的超结器件存在的上述问题，现提供一种旨在提高超结器件的工艺窗口，提高良率的同时，改变雪崩电流路径，提高超结器件的耐用度的超结器件的超结器件。具体技术方案如下：一种超结器件，其中，包括以下步骤：于一半导体衬底上依次生成多个非掺杂外延层；在形成每一非掺杂外延层后，在当前的所述非掺杂外延层上依次注入一层N型杂质，以及于对应所述硅衬底的P型区域注入一P型杂质；通过一退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱。优选的，依次注入的所述N性杂质的剂量由高至低呈下降趋势，或依次注入的所述N性杂质的剂量由高至低呈下降趋势以及每一次注入的所述P型杂质的剂量相等。优选的，所述N型柱的N性杂质的浓度由上至下依次上升，和/或所述p型柱的P性杂质的浓度由上至下依次下降。优选的，依次注入的相邻层之间对应的N型杂质的注入量的比值为X，其中0.7<X<0.8。优选的，依次注入的所述N型杂质的剂量逐渐上升，然后维持一段不变，随后注入量逐渐上升，或依次注入的所述N型杂质的剂量逐渐上升，然后维持一段不变，随后注入量逐渐上升以及每一次注入的所述P型杂质的剂量相等。优选的，所述N型柱的N性杂质的浓度由上至下依次上升，然后维持一段不变，随后N性杂质的浓度继续下降，和/或所述p型柱的P性杂质的浓度由上至下依次下降，然后维持一段不变，随后，P性杂质的浓度继续下降。优选的，依次注入的相邻层之间对应的N型杂质的注入量的比值为X，其中1≥X>0.6。优选的，依次注入的所述N性杂质的剂量由高至低呈下降趋势，和/或每一次注入的所述P型杂质的剂量相等，或者依次注入的所述P型杂质的剂量由高至低呈下降趋势。优选的，所述N型柱的N性杂质的浓度由上至下依次下降；所述p型柱的P性杂质的浓度由上至下依次下降，或者所述p型柱的P性杂质的浓度由上之下两端呈下降趋势，中间为持平状态。优选的，依次注入的相邻层之间对应的N型杂质的注入量的比值为X，其中0.7<X<0.8。优选的，所述刻蚀阻挡层为光刻胶。优选的，所述半导体衬底上形成的非掺杂外延层的厚度大于之后形成的每一个非掺杂外延层的厚度。上述技术方案具有如下优点或有益效果：提高超结器件的工艺窗口，提高良率的同时可改变雪崩电流路径，提高超结器件的耐用度，克服了现有技术中超结器件的工艺窗口逐渐狭窄导致器件耐用度下降，以及良率下降的缺陷。附图说明参考所附附图，以更加充分的描述本技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本技术范围的限制。图1为
技术介绍
部分的示意图；图2-7为本技术一种超结器件的实施例中，形成超结器件对应的结构的示意图；图8为本技术一种超结器件的实施例中，关于N型结和P型结浓度与器件深度变化的线条图；图9为本技术一种超结器件的实施例中，关于BVDSS-1，BVDSS-2对应的击穿电压值的曲线图；图10-15为本技术一种超结器件的实施例中，形成超结器件另一实施例的对应的结构的示意图；图16为本技术一种超结器件的实施例中，关于N型结和P型结浓度与器件深度变化另一实施例中的线条图；图17为本技术一种超结器件的实施例中，关于BVDSS-1，BVDSS-2对应的击穿电压值的第二实施例中的线条图；图18为本技术一种超结器件的实施例中，关于N型结和P型结浓度与器件深度变化另一实施例中的线条图；图19为本技术一种超结器件的实施例中，关于BVDSS-1，BVDSS-2对应的击穿电压值的第三实施例的线条图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本技术作进一步说明，但不作为本技术的限定。本技术的技术方案中包括一种超结器件的超结器件。如图1所示，一种超结器件的实施例，其中，包括以下步骤：于一半导体衬底上依次生成多个非掺杂外延层；在形成每一非掺杂外延层后，在当前的非掺杂外延层上依次注入一层的N型杂质，以及于对应硅衬底的P型区域注入一P型杂质；通过一退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱。上述技术方案中，在每个非掺杂外延层上对应半导体衬底的P型区域注入P型杂质的方法如下，在非掺杂外延层上首先注入一层的N型杂质，其次在当前的非掺杂外延层上对应P型区域形成一具有开窗的刻蚀阻挡层，然后在开窗的位置向非掺杂外延层注入一预定剂量的P型杂质。在执行完上述的操作之后，去除当前的刻蚀阻挡层，继续于掺杂后的非掺杂外延层上，生长一非掺杂外延层，然后继续上的掺杂操作步骤，当生长的非掺杂外延层的数量到达预定层数之后，通过退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱，最终会成超结器件。本技术方案中，克服了现有技术中超结器件的工艺窗口逐渐狭窄导致器件耐用度下降，以及良率下降的缺陷。在一种较优的实施方式中，依次注入的N性杂质的剂量由高至低呈下降趋势。在一种较优的实施方式中，依次注入的N性杂质的剂量由高至低呈下降趋势以及每一次注入的P型杂质的剂量相等。在一种较优的实施方式中，依次注入的N性杂质的剂量由高至低呈下降趋势，并且每一次注入的P型杂质的剂量相等。在一种较优的实施方式中，N型柱的N性杂质的浓度由上至下依次上升，和/或p型柱的P性杂质的浓度由上至下依次下降。在一种较优的实施方式中，依次注入的相邻层之间对应的N型杂质的注入量的比值为X，其中0.7<X<0.8。以下以一种具体的实施方式进行说明，如图2-7所示；图2中，在半导体衬底1上生长一非掺杂外延层2；如3中、在当前的非掺杂外延层2上注入一层N型杂质3；图4中、在非掺杂外延层2上对应P型区域形成一具本文档来自技高网...

【技术保护点】
1.一种超结器件，其特征在于，包括：于一半导体衬底上依次生成多个非掺杂外延层；在形成每一非掺杂外延层后，在当前的所述非掺杂外延层上依次注入一层N型杂质，以及于对应所述半导体衬底的P型区域注入一P型杂质；通过一退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱。

【技术特征摘要】
1.一种超结器件，其特征在于，包括：于一半导体衬底上依次生成多个非掺杂外延层；在形成每一非掺杂外延层后，在当前的所述非掺杂外延层上依次注入一层N型杂质，以及于对应所述半导体衬底的P型区域注入一P型杂质；通过一退火工艺对所有非掺杂外延层中的N型杂质以及P型杂质进行扩散，以形成对应的N型柱和P型柱。2.根据权利要求1中所述超结器件，其特征在于，依次注入的所述N型杂质的剂量由高至低呈下降趋势，或依次注入的所述N型杂质的剂量由高至低呈下降趋势以及每一次注入的所述P型杂质的剂量相等。3.根据权利要求2中所述超结器件，其特征在于，所述N型柱的N型杂质的浓度由上至下依次上升，和/或所述p型柱的P型杂质的浓度由上至下依次下降。4.根据权利要求2中所述超结器件，其特征在于，依次注入的相邻层之间对应的N型杂质的注入量的比值为X，其中0.7<X<0.8。5.根据权利要求1中所述超结器件，其特征在于，依次注入的所述N型杂质的剂量逐渐上升，然后维持一段不变，随后注入量逐渐上升，或依次注入的所述N型杂质的剂量逐渐上升，然后维持一段不变，随后注入量逐渐上升以及每一次注入的所述P型杂质的剂量相等。6.根据权利要求...

【专利技术属性】
技术研发人员：马荣耀，刘春华，
申请(专利权)人：中航重庆微电子有限公司，
类型：新型
国别省市：重庆,50