消除电容电压系数对全差分SAR-ADC性能影响的方法技术

本发明专利技术公开了一种消除电容电压系数对全差分SAR‑ADC性能影响的方法。该方法包括以下步骤：提供一种全差分SAR‑ADC，其包括多个电容，所述多个电容包括第一电容和第二电容，且所述多个电容的电压二阶系数值包括正数和负数；将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0，所述特定条件为A1K1+A2K2＝0，其中A1为第一电容的电压二阶系数，A2为第二电容的电压二阶系数，K1是第一电容的理想电容值，K2是第二电容的理想电容值。该消除电容电压系数对全差分SAR‑ADC性能影响的方法能够消除或降低电容电压系数对全差分SAR‑ADC的性能影响，降低高精度SAR‑ADC的设计瓶颈。

Elimination of the influence of capacitance voltage coefficient on the performance of fully differential SAR-ADC

The invention discloses a method to eliminate the influence of capacitance voltage coefficient on the performance of fully differential SAR ADC. The method includes the following steps: provide a fully differential SAR ADC, which includes a plurality of capacitors, the plurality of capacitors including the first capacitor and the second capacitance, and the voltage two of the plurality of capacitors includes a positive number and a negative number; the first capacitor and the second capacitor are parallel to meet the specific conditions so as to enable the parallel electricity to be connected. The two order coefficient of the capacitance is 0, the specified condition is A1K1+A2K2 = 0, of which A1 is the two order coefficient of the first capacitance, the A2 is the two order of the voltage of the second capacitance, the K1 is the ideal capacitance value of the first capacitance, and the K2 is the ideal capacitance value of the second capacitance. The method of eliminating the effect of the capacitance voltage coefficient on the performance of the full differential SAR ADC can eliminate or reduce the effect of the capacitance voltage coefficient on the performance of the full differential SAR ADC, and reduce the design bottleneck of the high precision SAR ADC.

【技术实现步骤摘要】
消除电容电压系数对全差分SAR-ADC性能影响的方法
本专利技术涉及一种集成电路设计领域，特别涉及一种消除电容电压系数对全差分SAR-ADC性能影响的方法。
技术介绍
模拟和数字信号之间的转换是信号处理重要的组成部分，自然界的声、光、电等模拟信号要先经过ADC(模拟数字转换器)转成数字信号才能被数字系统进一步的转换和处理。不同的系统对ADC的指标要求也不尽相同，不同的ADC指标要求都有相应的ADC结构与之相适应。随着集成电路工艺尺寸的减小和制造工艺精度的提高，SAR-ADC(逐次逼近寄存器型模拟数字转换器)应用广泛。图1是电荷型SAR-ADC的基本结构。SAR-ADC的基本结构包含一个比较器、一个数字模拟转换器(DAC)和一个逐次逼近控制器(SAR)。数字模拟转换器采用电荷按比例缩放的结构，通过比例电容的切换实现将输入信号与基准电压VREF进行比较。对于一个N-bit分辨率的ADC，数字输出用模拟量表示为：Vout＝(BN-1·2-1+BN-2·2-2+…+B0·2-N)·VREF。其中，BN-1,BN-2…B0为N-bitADC量化后的理想情况下的数字输出结果。但是，在实际的电路设计中，电路的各个部分都会引入误差，每一部分的电路误差都会对电路的性能产生影响。因此在进行高性能SAR-ADC的电路设计时，为了满足指标要求必须细分并严格限制各个部分的误差对整体电路性能影响。影响SAR-ADC精度的因素很多，误差来源也非常广泛，包括电路噪声、器件失调、匹配误差和建立误差等。针对以上误差来源，目前有很多文献进行分析和介绍，也提出了不少相应的补偿方法和校准算法，但是电容电压系数对SAR-ADC精度的影响却很少被关注和提及，但是在高精度SAR-ADC的设计中电容电压系数的影响不能完全忽略。在SAR-ADC转换的过程中，随着开关的切换，各个电容上下极板的电压是在剧烈变化的，如果电容存在电压系数，电容之间由于上下极板电压的区别就会存在失配，进而影响电路的性能。因此在高性能SAR-ADC电路设计时必须考虑电容电压系数的影响。图2是电容模型。其中电容值为Cu，电容的上级板为Top，下极板为Bottom。在实际情况下，电容Cu的值并不是固定的，而是与电容极板间的电压相关。假设电容上极板的电压为VTop，下极板电压为VBottom，电容理想电容值为Cu0，那么实际电容Cu计算如下：Cu＝[A·(VTop-VBottom)2+B·(VTop-VBottom)+1]·Cu0......(公式1)其中，A为二阶电压系数，B为一阶电压系数。令VTop-VBottom＝x，Cu/Cu0＝y，并将等式两边归一化后得到：y＝A·x2+B·x+1......(公式2)现有SAR-ADC均采用单一种类电容，电容电压系数对高精度SAR-ADC电路性能的影响无法避免。公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
本专利技术的目的在于提供一种消除电容电压系数对全差分SAR-ADC性能影响的方法，从而消除或降低电容电压系数对全差分SAR-ADC的性能影响，降低了高精度SAR-ADC的设计瓶颈。为实现上述目的，本专利技术提供了一种消除电容电压系数对全差分SAR-ADC性能影响的方法，包括以下步骤提供一种全差分SAR-ADC，其包括多个电容，所述多个电容包括第一电容和第二电容，且所述多个电容的电压二阶系数值包括正数和负数；将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0，所述特定条件为A1K1+A2K2＝0，其中A1为第一电容的电压二阶系数，A2为第二电容的电压二阶系数，K1是第一电容的理想电容值，K2是第二电容的理想电容值。优选地，上述技术方案中，所述A1和A2中，其中一个是正数，另一个是负数。与现有技术相比，本专利技术具有如下有益效果：根据本专利技术的消除电容电压系数对全差分SAR-ADC性能影响的方法能够消除或降低电容电压系数对全差分SAR-ADC的性能影响，降低高精度SAR-ADC的设计瓶颈。附图说明图1是电荷型SAR-ADC的基本结构。图2是电容模型。图3是根据本专利技术一实施方式的全差分SAR-ADC在采样相条件下的工作状态电路图。图4是根据本专利技术一实施方式的全差分SAR-ADC在第一转换相条件下的工作状态电路图。图5是根据本专利技术一实施方式的全差分SAR-ADC在第一转换相条件下的传输曲线。图6是根据本专利技术一实施方式的全差分SAR-ADC在第二转换相VIP-VIN>0条件下的工作状态电路图。图7是根据本专利技术一实施方式的全差分SAR-ADC在第二转换相VIP-VIN>0条件下的传输曲线。图8是根据本专利技术一实施方式的全差分SAR-ADC在第二转换相VIP-VIN<0条件下的工作状态电路图。图9是根据本专利技术一实施方式的全差分SAR-ADC在第二转换相VIP-VIN<0条件下的传输曲线。图10是根据本专利技术一实施方式的全差分SAR-ADC在第二转换相条件下的传输曲线。图11是根据本专利技术一实施方式的全差分SAR-ADC在第三转换相条件下的4种工作状态电路图。图12是根据本专利技术一实施方式的全差分SAR-ADC在第三转换相条件下的传输曲线。图13是根据本专利技术一实施方式的全差分SAR-ADC的二阶电压系数正负相反的两电容并联图。图14是根据本专利技术一实施方式的全差分SAR-ADC的电容电压系数补偿效果图。具体实施方式下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。本专利技术提供了一种消除电容电压系数对全差分SAR-ADC性能影响的方法，首先详细分析了电容电压系数对全差分SAR-ADC的影响，提出了一种减小和消除该影响的方法，从而消除电容电压系数对高精度全差分SAR-ADC性能的影响，降低了高精度全差分SAR-ADC的设计瓶颈。本专利技术以4-bitSAR-ADC为一具体实施例分析在不同的工作过程下电容电压系数对ADC输出的影响。图3是根据本专利技术一实施方式的全差分SAR-ADC在采样相条件下的工作状态电路图。此时CP点和CN点的电荷总量分别为QSH_CP和QSH_CN。理想情况下电容电荷总量如下：在实际电路中，电容存在电压系数，将电容的电压系数代入得出实际电容电荷总量如下：其中：图4是根据本专利技术一实施方式的全差分SAR-ADC在第一转换相条件下的工作状态电路图。第一相进行第N位的转换，此时利用电荷守恒定律算出CP点和CN点的电压计算方法如下：理想电容情况下：当电容存在电压系数时：其中：根据电荷守恒原理，在理想电容情况下：当电容存在电压系数时，根据电荷守恒原理得出：化简后得出：一般情况下，VCM在VIP和VIN之间，因此有(VCM-VIP)2＝(VCM-VIN)2......(公式13)通常情况下，比较器的输入端电压在VRP和VRN之间，因此有(VCP1-VRP)2本文档来自技高网...

【技术保护点】
1.一种消除电容电压系数对全差分SAR‑ADC性能影响的方法，其特征在于，包括以下步骤：提供一种全差分SAR‑ADC，其包括多个电容，所述多个电容包括第一电容和第二电容，且所述多个电容的电压二阶系数值包括正数和负数；和将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0，所述特定条件为A1K1+A2K2＝0，其中A1为第一电容的电压二阶系数，A2为第二电容的电压二阶系数，K1是第一电容的理想电容值，K2是第二电容的理想电容值。

【技术特征摘要】
1.一种消除电容电压系数对全差分SAR-ADC性能影响的方法，其特征在于，包括以下步骤：提供一种全差分SAR-ADC，其包括多个电容，所述多个电容包括第一电容和第二电容，且所述多个电容的电压二阶系数值包括正数和负数；和将满足特定条件的第一电容和第二电容进行并联从而使并联后的电容的电压二阶系数为0...

【专利技术属性】
技术研发人员：杨小坤，原义栋，胡毅，何洋，李振国，
申请(专利权)人：北京智芯微电子科技有限公司，国网信息通信产业集团有限公司，
类型：发明
国别省市：北京,11