一种提高外部量子效率的LED芯片及其制备方法技术

本发明专利技术提供一种提高外部量子效率的LED芯片，包括衬底，由衬底起自下至上依次层状叠加的设置有N型半导体层、发光层和P型半导体层，在P型半导体层上形成电流阻挡层；P型半导体层上还形成有第一电流扩展层，第一电流扩展层覆盖及包围电流阻挡层；第一电流扩展层上形成有图案化膜层，所述图案化膜层包含按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成的用于增加有效出光面积的纳米颗粒；在所述图案化膜层上形成有第二电流扩展层；第二电流扩展层上还形成有保护层；通过图案化膜层改变入射角从而增加正向出光效率，且夹层处理方法保证在下游封装中仍能维持该功效；本发明专利技术还提供一种提高外部量子效率的LED芯片的制备方法。

LED chip for improving external quantum efficiency and its preparation method

The present invention provides a LED chip which improves the external quantum efficiency, including a substrate, a N type semiconductor layer, a light emitting layer and a P type semiconductor layer from the bottom to the bottom, and a current barrier layer on the P type semiconductor layer; the first current expansion layer is formed on the P semiconductor layer, and the first current expansion is extended. The layer covers and encircles the current barrier layer; a patterned film is formed on the first current expansion layer, and the patterned diaphragm includes a patterned film formed by the patterned design interval, and the nano particles for increasing the effective light area between the patterned morphologies, and formed on the patterned film layer. The second current expansion layer; the second current expansion layer also forms a protective layer; the incidence angle is changed by the patterned film layer to increase the positive light efficiency, and the sandwich processing method ensures that the efficiency is maintained in the downstream package; the invention also provides a preparation method to improve the external quantum efficiency of the LED chip.

【技术实现步骤摘要】
一种提高外部量子效率的LED芯片及其制备方法
本专利技术涉及半导体光电芯片
，尤其涉及一种提高外部量子效率的LED芯片及其制备方法。
技术介绍
现有LED芯片，特别是芯片，如图1所示，一般由衬底1a起自下至上依次层状叠加的设置有N型半导体层2a、发光层3a和P型半导体层4a，并在P型半导体层4a刻蚀形成N台阶5a，然后再经过沉积、刻蚀在P型半导体层4a上形成电流阻挡层(CBL)6a，在P型半导体层4a上沉积形成覆盖及包围电流阻挡层6a的电流扩展层7a，最后在电流扩展层7a上沉积起绝缘作用的保护层8a；发光时光线直接从平整的衬底1a背面出射，光线在衬底5a与空气截面处发生折射，出光角度较小。由于现有的LED芯片因GaN材质具有较高的折射系数，在出光界面因snell定律，大于24°角的入射光线都会在界面处发生全内反射。因此，为了增加取光，现有技术在发光面制作图案化形貌，能够减小入射光角度，从而增加光线从芯片正面溢出概率。但是，这种表面图案化会在下游封装的灌胶制程把表面的图案化掩盖，无法达到增加取光的效果。
技术实现思路
本专利技术提供一种能够提高外部量子效率的LED芯片及其制备方法。为了实现上述专利技术目的，本专利技术采用的技术方案是：该专利技术第一专利技术目的，提供一种提高外部量子效率的LED芯片，包括衬底，由衬底起自下至上依次层状叠加的设置有N型半导体层、发光层和P型半导体层，并在P型半导体层刻蚀形成N台阶，在P型半导体层上形成电流阻挡层；所述P型半导体层上还形成有第一电流扩展层，所述第一电流扩展层覆盖及包围电流阻挡层；所述第一电流扩展层上形成有图案化膜层，所述图案化膜层包含按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成的用于增加有效出光面积的纳米颗粒；在所述图案化膜层上形成有第二电流扩展层；所述第二电流扩展层上还形成有保护层。进一步地，所述第一电流扩展层为通过低功率沉积形成的不退火的致密接触层。进一步地，所述第一电流扩展层为采用氧化铟锡沉积的第一氧化铟锡沉积层，第一氧化铟锡层的沉积厚度在进一步地，所述第一氧化铟锡沉积层的沉积方式为离子辅助蒸镀沉积、蒸镀沉积或溅射沉积。进一步地，所述图案化形貌膜由在第一电流扩展层上沉积的厚度在1μm～5μm的SiO2层，按微米量级图案化设计间隔刻蚀形成。进一步地，所述图案化形貌膜侧壁与第一电流扩展层表面之间形成20°以上夹角。进一步地，所述图案化形貌为圆锥形形貌、六边形形貌、多边形表面形貌或圆柱形形貌。进一步地，所述纳米颗粒为金属纳米颗粒。进一步地，所述纳米颗粒为银纳米颗粒。进一步地，所述纳米颗粒的粒径在1nm～100nm之间。进一步地，所述第二电流扩展层为通过低功率沉积形成的退火后的致密接触层。进一步地，所述第二电流扩展层为采用氧化铟锡沉积的第二氧化铟锡沉积层，第二氧化铟锡层的沉积厚度在进一步地，所述第二氧化铟锡沉积层的沉积方式为离子辅助蒸镀沉积、蒸镀沉积或溅射沉积。进一步地，所述保护层为采用绝缘材料SiO2或者Si3N4的绝缘保护层。进一步地，所述第一电流扩展层的厚度大于所述第二电流扩展层的厚度。该专利技术第二专利技术目的，提供一种提高外部量子效率的LED芯片的制备方法，包括以下步骤：步骤一，在衬底的上表面上生长外延层，所述外延层生长过程依次为：在衬底表面生长N型半导体层，在N型半导体层上生长发光层，在发光层上生长P型半导体层；步骤二，在P型半导体层刻蚀形成N台阶；步骤三，再经过沉积、刻蚀在P型半导体层上形成电流阻挡层；步骤四，在P型半导体层上还形成覆盖及包围电流阻挡层的第一电流扩展层；步骤五，在所述第一电流扩展层上形成按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成用于增加有效出光面积的纳米颗粒；步骤六，在图案化形貌膜及纳米颗粒上沉积第二电流扩展层；步骤七，在第二电流扩展层上还形成保护层。本专利技术的有益效果是：本专利技术提供的LED芯片，由于在所述第一电流扩展层上形成按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成用于增加有效出光面积的纳米颗粒；然后在图案化形貌膜及纳米颗粒上沉积第二电流扩展层；这样，该LED芯片具有第一电流扩展层/图案化形貌膜及纳米颗粒/第一电流扩展层的夹层结构，而图案化形貌膜能够改变入射角从而增加正向出光效率，且夹层处理方法保证在下游封装中仍能维持该功效，从而达到提高外部量子效率的效果。另外，调整底层的第一电流扩展层与顶层的第二电流扩展层厚度，能够起到光学增透膜的效果。还有，当该LED芯片采用的ITO/SiO2/Ag纳米颗粒/ITO的结构时，能够减小由量子阱射出的入射光线角度，增加正向出光，减少内部反射损耗，亮度有效地提升2％以上。【附图说明】图1为现有技术中的LED芯片结构示意图；图2为本专利技术LED芯片结构示意图；图3为图2中的A部放大结构示意图；图4为本专利技术的制备方法流程示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。一种提高外部量子效率的LED芯片，如图2和图3所示，包括衬底1，由衬底1起自下至上依次层状叠加的设置有N型半导体层2、发光层3和P型半导体层4，衬底1为蓝宝石衬底，N型半导体层2为N型氮化镓层，P型半导体层4为P型氮化镓层；并在P型半导体层4刻蚀形成N台阶5，再经过沉积、刻蚀在P型半导体层4上形成电流阻挡层(CBL)6。继续如图2和图3所示，在P型半导体层4上低功率沉积形成一层不退火的覆盖及包围电流阻挡层6、并作为P型半导体层4传导电流的致密接触层的第一电流扩展层7。在第一电流扩展层7上形成有图案化膜层，所述图案化膜层包含在第一电流扩展层7上沉积一层微米(μm)量级低折射系数疏松SiO2掩膜形成的图案化膜，然后，按图案化设计间隔进行刻蚀去胶后形成的图案化形貌膜8，该图案化形貌膜8可以减小入射角度而增加正向取光效率，优选所述图案化形貌膜8侧壁与第一电流扩展层表面之间形成20°以上夹角；并在图案化形貌膜8之间形成用于增加有效出光面积的纳米颗粒9，即在图案化形貌膜8的设计间隔形成粒径为纳米级、且增强入射角和减少吸光的纳米颗粒9，其中，该纳米颗粒为采用旋涂方式形成的粒径在1纳米(nm)～100nm之间的银Ag纳米颗粒，银纳米颗粒的优选粒径为10nm。继续如图2和图3所示，在图案化膜层上还紧接着沉积一层、退火后作为传导电流及保护纳米颗粒的第二电流扩展层10，且所述第二电流扩展层10的厚度小于第一电流扩展层7的厚度，以便在透射频谱中小于24°角度的入射光中有较高的透过率。在该实施例中，使用光学模拟，首层第一电流扩展层7厚度大于作为第二层的第二电流扩展层10厚度时，在透射频谱中，小角度(一般＜24°)入射光中有较高的透过率(透过率一般提高10％)。并在第二电流扩展层10上还采用PECVD沉积法沉积一层起绝缘作用的本文档来自技高网...

【技术保护点】
1.一种提高外部量子效率的LED芯片，包括衬底，由衬底起自下至上依次层状叠加的设置有N型半导体层、发光层和P型半导体层，并在P型半导体层刻蚀形成N台阶，在P型半导体层上形成电流阻挡层；其特征在于：所述P型半导体层上还形成有第一电流扩展层，所述第一电流扩展层覆盖及包围电流阻挡层；所述第一电流扩展层上形成有图案化膜层，所述图案化膜层包含按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成的用于增加有效出光面积的纳米颗粒；在所述图案化膜层上形成有第二电流扩展层；所述第二电流扩展层上还形成有保护层。

【技术特征摘要】
1.一种提高外部量子效率的LED芯片，包括衬底，由衬底起自下至上依次层状叠加的设置有N型半导体层、发光层和P型半导体层，并在P型半导体层刻蚀形成N台阶，在P型半导体层上形成电流阻挡层；其特征在于：所述P型半导体层上还形成有第一电流扩展层，所述第一电流扩展层覆盖及包围电流阻挡层；所述第一电流扩展层上形成有图案化膜层，所述图案化膜层包含按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成的用于增加有效出光面积的纳米颗粒；在所述图案化膜层上形成有第二电流扩展层；所述第二电流扩展层上还形成有保护层。2.根据权利要求1所述的一种提高外部量子效率的LED芯片，其特征在于，所述第一电流扩展层为通过低功率沉积形成的不退火的致密接触层。3.根据权利要求1或2所述的一种提高外部量子效率的LED芯片，其特征在于，所述第一电流扩展层为采用氧化铟锡沉积的第一氧化铟锡沉积层，第一氧化铟锡层的沉积厚度在4.根据权利要求3所述的一种提高外部量子效率的LED芯片，其特征在于，所述第一氧化铟锡沉积层的沉积方式为离子辅助蒸镀沉积、蒸镀沉积或溅射沉积。5.根据权利要求1所述的一种提高外部量子效率的LED芯片，其特征在于，所述图案化形貌膜由在第一电流扩展层上沉积的厚度在1μm～5μm的SiO2层，按微米量级图案化设计间隔刻蚀形成。6.根据权利要求1或5所述的一种提高外部量子效率的LED芯片，其特征在于，所述图案化形貌膜侧壁与第一电流扩展层表面之间形成20°以上夹角。7.根据权利要求1或5所述的一种提高外部量子效率的LED芯片，其特征在于，所述图案化形貌为圆锥形形貌、六边形形貌、多边形表面形貌或圆柱形形貌。8.根据权利要求1所述的一种提高外部量子效率的LED芯片，其特征在于，所述纳米颗粒为金属纳米颗粒。9.根据权利要求8所述的一种提高外部量...

【专利技术属性】
技术研发人员：刘珊珊，廖汉忠，陈顺利，丁逸圣，
申请(专利权)人：大连德豪光电科技有限公司，
类型：发明
国别省市：辽宁,21