沟槽型MOSFET及其工艺方法技术

本发明专利技术公开了一种沟槽型MOSFET,包含一衬底及衬底之上的外延，外延中具有多个沟槽，所述沟槽内具有介质层并填充多晶硅，在外延表层还具有体注入层，外延表面具有硼磷硅玻璃层；硼磷硅玻璃层之上为金属层；源区沟槽区域的体注入层中还具有源注入层；金属层通过接触孔与体注入层接触引出；所述的沟槽内中下部的介质层依次包含紧贴衬底的栅氧化层、氮化硅层以及氧化硅层。本发明专利技术所述的工艺方法，通过多晶硅的回刻和湿法对不同膜质的选择性刻蚀来控制沟槽底部厚栅的高度，使其具有较好的均一性，有利于改善器件的性能。

Trench type MOSFET and its process method

The present invention discloses a trench type MOSFET including a substrate and a substrate, with a plurality of grooves in the epitaxy, a medium layer and a polysilicon in the groove, and a body injection layer on the epitaxial surface, the epitaxial surface has a borosilic silicon glass layer, a metal layer above the borosilicate glass layer, and a groove area in the source area. There is an active injection layer in the body injection layer, and the metal layer is exposed through the contact hole and the body injection layer, and the medium layer in the middle lower part of the groove includes the gate oxide layer, the silicon nitride layer and the silicon oxide layer which are closely attached to the substrate. The process method described in the present invention can control the height of the bottom thick grid at the bottom of the grooves by the selective etching of the polysilicon by the recovery of the polysilicon and the wet method, so that it has better uniformity and is beneficial to the improvement of the performance of the device.

【技术实现步骤摘要】
沟槽型MOSFET及其工艺方法
本专利技术涉及半导体器件及制造领域，特别是指一种沟槽型MOSFET，本专利技术还涉及所述沟槽型MOSFET的工艺方法。
技术介绍
随着电子消费产品需求的增长，功率MOSFET的需求越来越大，例如磁盘驱动，汽车电子以及功率器件等等方面。沟槽型M0S(TrenchM0S)由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。现有的制造工艺包括在外延上进行沟槽刻蚀，然后整体淀积一层氧化硅作为厚栅氧化层；然后通过光刻胶及显影步骤保证沟槽底部有足够的光刻胶剩余；然后进行氧化硅湿法刻蚀，去除掉光刻胶以上的全部氧化硅；然后在去除沟槽内的光刻胶。参考图1～4。再进行后续的填充多晶硅等步骤。现有的上述制造工艺流程存在着制约其性能的因素。沟槽底部厚栅氧化层是通过显影步骤的曝光焦距和能量来控制光刻胶剩余来实现的，在实际工艺中受到光刻胶的涂布和曝光步骤的波动性的影响，往往会导致厚栅的形成不均一性，从而影响器件性能。
技术实现思路
本专利技术所要解决的技术问题在于提供一种沟槽型MOSFET，本专利技术还要解决的技术问题还在于提供所述沟槽型MOSFET的工艺方法。为解决上述问题，本专利技术所述的一种沟槽型MOSFET，包含：一衬底及衬底之上的外延，外延中具有多个沟槽，所述沟槽内具有介质层并填充多晶硅，在外延表层还具有体注入层，外延表面具有硼磷硅玻璃层；硼磷硅玻璃层之上为金属层；源区沟槽区域的体注入层中还具有源注入层；金属层通过接触孔与体注入层接触引出。所述的沟槽内中下部的介质层依次包含紧贴衬底的栅氧化层、氮化硅层以及氧化硅层。所述栅氧化层的厚度为氮化硅层的厚度为氧化硅层的厚度为为解决上述问题，本专利技术所述的沟槽型MOSFET的工艺方法，包含如下工艺步骤：第一步，在衬底上形成外延，外延上形成硬掩膜，涂覆光刻胶图案化，通过光刻胶定义出沟槽区域；第二步，对硬掩膜进行刻蚀，将光刻胶图案转移到硬掩膜上，去除光刻胶；第三步，对外延进行刻蚀，通过硬掩膜的图案，在外延中刻蚀出沟槽；第四步，去除硬掩膜；第五步，在整个外延表面淀积栅氧化层，栅氧化层同时也覆盖沟槽内表面；第六步，再次在整个器件表面淀积氮化硅层，覆盖在栅氧化层表面；第七步，再次整个器件表面淀积氧化硅层；第八步，在沟槽内进行第一次多晶硅沉积并回刻；第九步，对氧化硅层、氮化硅层依次刻蚀；第十步，进行第二次多晶硅沉积及回刻；第十一步，进行体注入层、源注入层的注入，淀积硼磷硅玻璃介质层；完成接触工艺。进一步地，所述第五步，栅氧化层采用热氧化法，形成的栅氧化层厚度为进一步地，所述第六步，形成的氮化硅层厚度为进一步地，所述第七步，形成的氧化硅层厚度为进一步地，所述第八步，多晶硅回刻沟槽中部，保留沟槽中下部的多晶硅。进一步地，所述第九步，去除沟槽内多晶硅上表面以上的氧化硅层及氮化硅层。进一步地，所述第十步，沟槽内进行第二次多晶硅沉积并回刻，使多晶硅填充满沟槽。本专利技术所述的沟槽型MOSFET，其沟槽底部的介质层分为栅氧化层、氮化硅层、氧化硅层的三明治复合结构。本专利技术所述的工艺方法，通过多晶硅的回刻和湿法对不同膜质的选择性刻蚀来控制沟槽底部厚栅的高度，使其具有较好的均一性，有利于改善器件的性能。附图说明图1～4是传统工艺形成栅氧化层的步骤示意图。图5～15是本专利技术工艺步骤示意图。图16是本专利技术工艺流程图。附图标记说明1是衬底，2是外延，3是氮化硅，4是栅氧化层，5是接触孔注入区，6是源注入层，7是接触孔钨塞，8是氧化硅，9是多晶硅，10是体注入层，11是硼磷硅玻璃介质层，12是金属层，13是光刻胶，14是硬掩膜。具体实施方式本专利技术所述的沟槽型MOSFET，如图15所示，包含：一衬底1及衬底之上的外延2，外延2中具有多个沟槽，所述沟槽内具有介质层并填充多晶硅9，在外延表层还具有体注入层10，外延2表面具有硼磷硅玻璃层11；硼磷硅玻璃层11之上为金属层12；源区沟槽区域的体注入层10中还具有源注入层6；金属层12通过接触孔钨塞7与体注入层10接触引出。所述的沟槽内中下部的介质层依次包含紧贴衬底的栅氧化层4、氮化硅层3以及氧化硅层8。本专利技术所述的沟槽型MOSFET的工艺方法，分别对应参考图5～15,包含如下工艺步骤：第一步，在衬底1上形成外延2，外延2上形成硬掩膜14，涂覆光刻胶13图案化，通过光刻胶定义出沟槽区域。如图5所示。第二步，如图6所示，对硬掩膜14进行刻蚀，将光刻胶图案转移到硬掩膜上，去除光刻胶。第三步，对外延2进行刻蚀，通过硬掩膜的图案，在外延中刻蚀出沟槽。第四步，去除硬掩膜14。第五步，如图9所示，在整个外延表面淀积栅氧化层4，栅氧化层4同时也覆盖沟槽内表面；栅氧化层4采用热氧化法，形成的栅氧化层厚度为第六步，再次在整个器件表面淀积厚度为的氮化硅层3，覆盖在栅氧化层4表面。第七步，再次在整个器件表面淀积厚度为的氧化硅层8。第八步，如图12所示，在沟槽内进行第一次多晶硅沉积并回刻，多晶硅回刻沟槽中部，保留沟槽中下部的多晶硅9。第九步，对氧化硅层8、氮化硅层3依次刻蚀，去除沟槽内多晶硅9上表面以上的氧化硅层8及氮化硅层3，如图13所示。第十步，进行第二次多晶硅沉积及回刻，使多晶硅填充满沟槽，如图14所示。第十一步，进行体注入层、源注入层的注入，淀积硼磷硅玻璃介质层11，完成接触孔钨塞7等常规后续工艺，最终形成器件如图15所示。上述工艺与传统方法相比，主要改进在第四步至第八步，即三明治结构的复合介质层的形成，后续工艺与传统工艺基本相同。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种沟槽型MOSFET，包含一衬底及衬底之上的外延，外延中具有多个沟槽，所述沟槽内具有介质层并填充多晶硅，在外延表层还具有体注入层，外延表面具有硼磷硅玻璃层；硼磷硅玻璃层之上为金属层；源区沟槽区域的体注入层中还具有源注入层；金属层通过接触孔与体注入层接触引出；其特征在于：所述的沟槽内中下部的介质层依次包含紧贴衬底的栅氧化层、氮化硅层以及氧化硅层。

【技术特征摘要】
1.一种沟槽型MOSFET，包含一衬底及衬底之上的外延，外延中具有多个沟槽，所述沟槽内具有介质层并填充多晶硅，在外延表层还具有体注入层，外延表面具有硼磷硅玻璃层；硼磷硅玻璃层之上为金属层；源区沟槽区域的体注入层中还具有源注入层；金属层通过接触孔与体注入层接触引出；其特征在于：所述的沟槽内中下部的介质层依次包含紧贴衬底的栅氧化层、氮化硅层以及氧化硅层。2.如权利要求1所述的沟槽型MOSFET，其特征在于：所述栅氧化层的厚度为氮化硅层的厚度为氧化硅层的厚度为3.制造如权利要求1所述的沟槽型MOSFET的工艺方法，其特征在于：包含如下工艺步骤：第一步，在衬底上形成外延，外延上形成硬掩膜，涂覆光刻胶图案化，通过光刻胶定义出沟槽区域；第二步，对硬掩膜进行刻蚀，将光刻胶图案转移到硬掩膜上，去除光刻胶；第三步，对外延进行刻蚀，通过硬掩膜的图案，在外延中刻蚀出沟槽；第四步，去除硬掩膜；第五步，在整个外延表面淀积栅氧化层，栅氧化层同时也覆盖沟槽内表面；第六步，再次在整个器件表面淀积氮化硅层，覆盖在栅氧化层表面；第七...

【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31