基于LabVIEW的SRAM读写间接测试装置及方法制造方法及图纸

基于LabVIEW的SRAM读写间接测试装置及方法，用于解决现有的直接读写SRAM的测试界面不友好；直接读写SRAM的控制配置不灵活的技术问题。本发明专利技术采用FPGA电路模块接收从串口发送的SRAM信号参数数据；采用被测芯片IS61LV10248电路模块作为被测对象；采用基于LabVIEW的SRAM读写间接测试控制面板模块编写前面板人机交互界面；采用写操作控制命令模块执行SRAM写操作；采用读取数据命令模块执行SRAM读操作；采用底层串口驱动模块进行数据交互。本发明专利技术的有益效果是：测试界面简单，直观，能很方便地创建用户界面；时序参数调整方便；集成度高，可靠性好，外部的干扰较少。

Device and method for indirect reading and writing of SRAM based on LabVIEW

The SRAM reading and writing indirect testing device and method based on LabVIEW are used to solve the unfriendly test interface of the existing direct reading and writing SRAM, and the technical problem of the inflexible control configuration of the direct read and write SRAM. The invention adopts the FPGA circuit module to receive the SRAM signal parameter data sent from the serial port, uses the IS61LV10248 circuit module of the measured chip as the measured object, and uses the SRAM reading and writing based on LabVIEW to write the human-computer interaction interface of the front panel, and adopts the write operation control command module to perform the SRAM writing operation; The SRAM read operation is executed by the read data command module, and the data interaction is carried out with the underlying serial port driver module. The beneficial effect of the invention is that the testing interface is simple and intuitionistic, the user interface can be easily created, the timing parameters are adjusted conveniently, the integration degree is high, the reliability is good, and the external interference is less.

【技术实现步骤摘要】
基于LabVIEW的SRAM读写间接测试装置及方法
本专利技术属于集成电路及芯片测试领域，具体涉及到基于LabVIEW的SRAM读写间接测试装置及方法。
技术介绍
随着社会的发展，随机存储芯片使用越来越广泛，到处都可见到其身影。尽管SRAM芯片种类繁多，数量庞大，但是这些SRAM芯片的来源，及芯片的好坏我们很难判断出来。究其原因有几种：一是，一些是仿制的SRAM芯片；二是，一些是从设备上拆卸下来的SRAM芯片。依靠肉眼很难判断出SRAM芯片的来源，及芯片的好坏。识别出这些SRAM芯片很有必要：首先，不造成资源浪费；其次，保证使用者的设计性能要求；再次，保护了制造商的原创设计。这就需要我们专利技术一种SRAM芯片的测试方法，这种测试方法能直观，简单，方便地判断出SRAM芯片的来源，及SRAM芯片的好坏。LabVIEW是利用计算机强大的图形环境，采用可视化的图形编程语言和平台。LabVIEW具有如下几个方面的优势：用户可以根据自己的需要灵活地定义人机界面；可以采用多种方式显示采集的数据、分析的结果和控制过程；可实时、直接地对数据进行编辑；对外交互接口连接方便，容易；大大节省设计时间，提高工作效率。LabVIEW广泛应用于测量领域，测试领域，控制领域，仿真领域等，已受到越来越多设计者的青睐。该专利“基于FPGA的SRAM读写控制实验装置”，公布了一种读写SRAM的方法。它是用FPGA做为控制器，产生SRAM读或写操作时序。当FPGA上的串口接收到外部串口设备发送来的数据时，FPGA控制器对接收的数据进行处理：当接收的是写SRAM操作时，FPGA控制器产生写控制逻辑，将接收的数据信息写入SRAM中；当接收的是读SRAM操作时，FPGA控制器产生读控制逻辑，读出相应地址中的数据，并将发送到FPGA上的串口，通过串口发送给外部串口设备。这种读写SRAM的方法，是一种直接读写SRAM的方法。这种直接读写SRAM的方法存在一些不足：FPGA内部读或写的控制逻辑确定后，没法灵活调整；外部串口设备测试环境不确定，调试过程不具有可视化；不利于SRAM读写控制演示，仍然不能简单，直观，灵活地进行SRAM读写测试。
技术实现思路
本专利技术所要解决的是上述直接读写SRAM的测试界面不友好；直接读写SRAM的控制配置不灵活的技术问题，提供了基于LabVIEW的SRAM读写间接测试装置及方法。本专利技术解决其技术问题采用的技术方案是，基于LabVIEW的SRAM读写间接测试装置及方法，其特点包括以下步骤：步骤一：搭建基于LabVIEW的SRAM读写间接测试的硬件环境:一种基于LabVIEW的SRAM芯片读写间接测试方法，硬件部分包括FPGA电路模块，JTAG电路模块，晶振电路模块，以及被测芯片IS61LV10248电路模块。其中，FPGA电路模块功能是接收从串口发送的时间数据，并将这些时间数据进行内部处理，最终从FPGA的引脚输出信号波形，控制被测芯片IS61LV10248的读写操作。JTAG电路模块功能是下载FPGA程序，NiosIDE程序，以及在线调试软硬件程序。晶振电路模块功能是为整个硬件系统提供时钟，本专利技术中用到的晶振是有源晶振，频率为50MHZ,稳定性较好。被测芯片IS61LV10248电路模块是被测对象，FPGA电路模块通过控制信号，地址信号，数据信号访问IS61LV10248电路模块；步骤二：搭建基于LabVIEW的SRAM读写间接测试的软件环境:基于LabVIEW的SRAM读写间接测试装置及方法，软件部分包括基于LabVIEW的SRAM读写间接测试控制面板模块，写操作控制命令模块，读取数据命令模块，底层串口驱动模块。其中，软件部分是在LabVIEW环境下完成的：首先，在前面板编写人机界面：设计基于LabVIEW的SRAM读写间接测试控制面板模块；其次，添加写操作控制命令模块，及读取数据命令模块按钮；再次，在程序框图中，添加VISA函数，并配置底层串口驱动模块的通信参数；最后，在程序框图中，将输入控件，按钮控件连接到底层串口驱动模块上。其中，基于LabVIEW的SRAM读写间接测试控制面板模块是这样创建的：(1)在LabVIEW的前面板，编辑人机界面，放置SRAM芯片操作时序波形图；(2)在LabVIEW的前面板，根据SRAM芯片操作时序波形图，放置SRAM芯片相应信号的输入控件，并修改名称及参数，放置写操作控制命令和读取数据命令按钮；(3)放置串口协议函数：配置通信波特率，发送位数，发送缓冲区，接收缓冲区等；(4)将输入控件及按钮连接到相应的函数端子上；步骤三：将底层串口驱动输出端接FPGA电路输入端，底层串口驱动输入端接FPGA电路输出端；步骤四：硬件系统加电，FPGA硬件程序加载，FPGA软件程序运行，等待接收PC机发送来的参数及命令数据，并对数据进一步处理。其中，FPGA内部电路模块是由两个部分构成：被测IS61LV10248芯片信号产生模块和SOPC系统。其中，SOPC系统包括定时器模块，PIO模块1，JTAG模块，串口模块，片上RAM模块，处理器模块，PIO模块2，以及片选信号模块，读使能信号模块，写使能信号模块，地址信号模块，数据信号模块。其中，片选信号模块，读使能信号模块，写使能信号模块，地址信号模块，数据信号模块是自己创建的新元件，设计中，要将这些新元件添加到SOPC系统；定时器模块，PIO模块1，JTAG模块，串口模块，片上RAM模块，处理器模块，PIO模块2是SOPC系统提供的元件。在SOPC系统中，Avalon总线为系统总线。其中，处理器模块是AvalonMaster接口；PIO模块，JTAG模块，串口模块，片上RAM模块，片选信号模块，读使能信号模块，写使能信号模块，地址信号模块，数据信号模块是AvalonSlave接口；SOPC系统工作时，AvalonMaster接口的外设，发出读写命令，访问AvalonSlave接口的外设。FPGA内部电路模块功能为：定时器模块功能是：产生的一个周期可改变的时钟信号，输出时钟信号。PIO模块1功能是：产生一个信号跳变，使被测IS61LV10248芯片信号产生模块复位。JTAG电路模块功能是：下载FPGA程序，NiosIDE程序，以及在线调试软硬件程序。串口模块功能是：接收从LabVIEW发送的时间数据，命令数据，传输到Avalon总线上；或接收Avalon总线发送来的数据，发送给LabVIEW。片上RAM模块功能是：运行NiosIDE程序。处理器模块功能是：监控所有的AvalonSlave外设，实时处理数据。PIO模块2功能是：接收一个外部中断信号，当接收的数据信号等于1时，提示处理器可以进行读取操作；当接收的数据信号等于0时，提示处理器读取操作无效。片选信号模块功能是：通过Avalon总线，将片选信号的时间设置数据，发送到a1，b1，c1，d1。a1，b1，c1，d1数据宽度为32位。读使能信号模块功能是：通过Avalon总线，将读使能信号的时间设置数据，发送到a2，b2。其中，a2，b2数据宽度为32位。写使能信号模块功能是：通过Avalon总线，将写使能信号的时间设置数据，发送到a3，b3，其中，a3，b3数据宽度为32位。地址信号模块功能是：通过Ava本文档来自技高网...

【技术保护点】
1.基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于它具有：FPGA电路模块，接收从串口发送的时间数据，并对时间数据进行内部处理，产生SRAM控制波形；JTAG电路模块，下载FPGA程序，Nios程序，以及在线调试软硬件程序；晶振电路模块，为整个硬件系统提供时钟；基于LabVIEW的SRAM读写间接测试控制面板模块，用于人机交互的；写操作控制命令模块，进行SRAM写操作；`读取数据命令模块，进行SRAM读数据操作；底层串口驱动模块，用于数据对外传输。

【技术特征摘要】
1.基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于它具有：FPGA电路模块，接收从串口发送的时间数据，并对时间数据进行内部处理，产生SRAM控制波形；JTAG电路模块，下载FPGA程序，Nios程序，以及在线调试软硬件程序；晶振电路模块，为整个硬件系统提供时钟；基于LabVIEW的SRAM读写间接测试控制面板模块，用于人机交互的；写操作控制命令模块，进行SRAM写操作；`读取数据命令模块，进行SRAM读数据操作；底层串口驱动模块，用于数据对外传输。2.如权利要求1所述的基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于所述的基于LabVIEW的SRAM读写间接测试控制面板，在基于LabVIEW的SRAM读写间接测试控制面板中，与SRAM的控制有关的信号有：时钟信号，用CLK表示；片选信号，用CE/表示；读使能信号，用OE/表示；写使能信号，用WE/表示；地址信号，用A表示；双向数据信号，用D表示；其中，CLK信号的频率可通过软件程序灵活改变；其中，在CE/信号波形图中，a0～b1，c1～d1时刻为低电平，其它时刻为高电平；其中，在OE/信号波形图中，a2～b2时刻为低电平，其它时刻为高电平；其中，在WE/信号波形图中，a3～b4时刻，a2～b2时刻为低电平，其它时刻为高电平；其中，在A信号波形图中，a4～b4时刻，输入的地址数据为AD1，c4～d4时刻，输入的地址数据为AD2；其中，在D信号波形图中，a5～b5时刻，输入的数据为DIN，c5～d5时刻，输出的数据为DOUT；其中，a0，a1，b1，c1，d1，a2，b2，a3，b3，a4，b4，c4，d4，AD1，AD2，a5，b5，c5，d5，DIN为数据参数。3.如权利要求1所述的基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于所述的底层串口驱动模块，底层串口驱动模块的输出信号数据共84字节，其发送数据格式为：a0，a1，b1，c1，d1，a2，b2，a3，b3，a4，b4，c4，d4，AD1，AD2，a5，b5，c5，d5，DIN，X；其中，a0为时钟的频率；a1，b1，c1，d1，a2，b2，a3，b3，a4，b4，c4，d4，AD1，AD2，a5，b5，c5，d5，DIN为输入的SRAM信号参数数据；X为操作命令数据，当X为1时，执行SRAM写操作命令，当X为0时，执行SRAM读数据操作命令。4.如权利要求1所述的基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于所述的FPGA电路模块，FPGA电路模块包括外围电路和SOPC系统；其中，SOPC系统包括以下部分：定时器模块，PIO模块1，JTAG模块，串口模块，片上RAM模块，处理器模块，PIO模块2，片选信号模块，读使能信号模块，写使能信号模块，地址信号模块，数据信号模块；其中，片选...

【专利技术属性】
技术研发人员：党学立，王雯，
申请(专利权)人：榆林学院，
类型：发明
国别省市：陕西,61