应用处理器、包括该处理器的计算系统及其操作方法技术方案

提供了一种包括具有至少一个核的中央处理单元(CPU)以及存储器接口的应用处理器、包括该应用处理器的计算系统及其方法。该方法包括：在第一时段内，测量所述至少一个核执行操作以运行指令的时段的核活动周期以及所述至少一个核处于空闲状态的时段的核空闲周期；产生关于所述至少一个核在核活动周期中访问存储器接口的时段的存储器访问停顿周期的信息；使用关于存储器访问停顿周期的信息来校正核活动周期以使用所校正的核活动周期来计算所述至少一个核上的负载；以及使用所计算的在所述至少一个核上的负载来对所述至少一个核执行DVFS操作。

【技术实现步骤摘要】
应用处理器、包括该处理器的计算系统及其操作方法相关申请的交叉引用本申请要求于2016年12月28日向韩国知识产权局提交的韩国专利申请No.10-2016-0181444的优先权，该申请的全部公开内容以引用方式并入本文中。
本专利技术构思的示例性实施例涉及一种应用处理器，更具体地，涉及一种能够有效执行动态电压和频率缩放(DVFS)操作的应用处理器、包括该应用处理器的计算系统及其操作方法。
技术介绍
随着在例如移动装置的计算系统中核的数量增加以提高移动环境中的多线程性能以及专利的主知识产权(IP)不断地添加用于其中的应用处理器中的各种多媒体场景，电源管理可以用于优化不同组件之间的资源分配。例如，应用处理器可以执行动态电压和频率缩放(DVFS)操作以调整其中的频率和电压以控制性能和功耗。
技术实现思路
根据本专利技术构思的示例性实施例，操作包括具有至少一个核的中央处理器(CPU)以及存储器接口的应用处理器的方法包括步骤：在第一时段内，测量所述至少一个核执行用于运行指令的操作的时段的核活动周期以及所述至少一个核处于空闲状态的时段的核空闲周期；产生关于所述至少一个核在核活动周期中访问存储器接口的时段的存储器访问停顿周期的信息；使用关于存储器访问停顿周期的信息来校正核活动周期以使用所校正的核活动周期来计算所述至少一个核上的负载；以及使用所计算的在所述至少一个核上的负载来对所述至少一个核执行动态电压和频率缩放(DVFS)操作。根据本专利技术构思的示例性实施例，操作包括多个主知识产权(IP)、存储器装置和存储器接口的计算系统的方法包括步骤：在预定时段内，测量存储器活动周期，存储器活动周期包括存储器接口响应于来自至少一个主IP的请求而使用存储器装置执行数据输入/输出操作的时段的数据事务周期和执行数据输入/输出操作所需的操作被执行的时段的就绪操作周期；使用存储器活动周期计算包括存储器装置和存储器接口的存储器时钟域上的负载；以及使用存储器时钟域上的负载来对存储器接口和存储器装置执行DVFS操作。根据本专利技术构思的示例性实施例，应用处理器包括连接至至少一个外部存储器装置的存储器接口、连接至至少一个外部主IP的输入/输出接口、包括多个核的多核CPU、以及构造为储存DVFS程序的存储器。多个核的每一个构造为通过使用关于在核活动周期内每个核访问存储器接口的时段的存储器访问停顿周期的信息来校正在第一时段内执行操作以运行指令的时段的核活动周期，并且构造为使用所校正的核活动周期来运行存储在存储器中的程序以执行DVFS操作。附图说明通过参考附图详细描述示例性实施例，本专利技术构思的上述以及其它特征将变得更加清楚。图1是示出根据本专利技术构思的示例性实施例的计算系统的框图。图2是示出根据本专利技术构思的示例性实施例的中央处理单元(CPU)的框图。图3是根据本专利技术构思的示例性实施例的相对于图2的CPU的动态电压和频率缩放(DVFS)操作的时序图。图4A和图4B是示出根据本专利技术构思的示例性实施例的在DVFS操作中获得核上的负载的数学表达式的示图。图5是示出根据本专利技术构思的示例性实施例的CPU的框图。图6是示出根据本专利技术构思的示例性实施例的关于图5的CPU的DVFS操作的时序图。图7是示出根据本专利技术构思的示例性实施例的应用处理器的操作方法的流程图。图8是根据本专利技术构思的示例性实施例的操作应用处理器以产生关于存储器访问停顿周期的信息的方法的流程图。图9是根据本专利技术构思的示例性实施例的操作应用处理器以计算核上负载的方法的流程图。图10和图11分别是示出根据本专利技术构思的示例性实施例的产生阈值每指令周期(CPI)的方法的流程图和表格。图12是示出根据本专利技术构思的示例性实施例的CPU的框图。图13是示出根据本专利技术构思的示例性实施例的在关于存储器接口的DVFS操作中获取存储器接口上的负载的数学表达式的示图。图14A和14B是示出根据本专利技术构思的示例性实施例的关于存储器时钟域的存储器活动周期的时序图。图15是示出根据本专利技术构思的示例性实施例的执行关于存储器时钟域的DVFS操作的方法的流程图。图16是示出根据本专利技术构思的示例性实施例的计算系统的框图。图17是示出根据本专利技术构思的示例性实施例的操作图16中的计算系统的方法的框图。图18是示出根据本专利技术构思的示例性实施例的包括多个核的应用处理器的框图。图19是示出根据本专利技术构思的示例性实施例的包括多个核的应用处理器的框图。图20是示出根据本专利技术构思的示例性实施例的包括应用处理器的通信设备的框图。具体实施方式在下文中，将参考附图详细说明本专利技术构思的示例性实施例。在本申请中相同的附图标记可以始终指代相同的元件。本专利技术构思的示例性实施例提供了能够增强用户体验以及优化功耗的应用处理器、包括该应用处理器的计算系统及其操作方法。图1是示出根据本专利技术构思的示例性实施例的计算系统的框图。参考图1，计算系统10可以包括应用处理器100以及存储器装置MD。图1中所示的计算系统10可以与各种类型的数据处理装置对应，并且作为示例，计算系统10可以是采用应用处理器100的移动装置。此外，计算系统10可以是便携式计算机、移动电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、掌上游戏机、移动互联网装置(MID)、可佩戴式计算机、物联网(IoT)装置、万物互联(IoE)装置、电子书等。计算系统10可以包括各种存储器装置MD。例如，存储器装置MD可以与各种半导体存储器装置相对应。根据本专利技术构思的示例性实施例，存储器装置MD可以是动态随机存取存储器(DRAM)，例如双数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双数据速率(LPDDR)SDRAM、图形双数据速率(GDDR)SDRAM以及Rambus动态随机存取存储器(RDRAM)等。此外，存储器装置MD可以是闪速存储器、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(ReRAM)或者铁电RAM(FeRAM)中的一个。应用处理器100可以通过片上系统(SoC)来实现。SoC可以包括应用了具有预定的标准总线规范的协议的系统总线以及连接至系统总线的各种知识产权(IP)。可以应用高级RISC机器(ARM)的高级微控制器总线架构(AMBA)协议作为系统总线的标准规范。AMBA协议的总线类型可以包括高级高性能总线(AHB)、高级外设总线(APB)、高级可扩展接口(AXI)、AXI4、AXI一致性扩展(ACE)等。另外，可以使用诸如SONIC公司的uNetwork、IBM的CoreConnect、OCP-IP的开放核协议等的其他类型的协议。应用处理器100可以包括中央处理单元(CPU)110、存储器接口120、时钟管理单元(CMU)130、电源管理集成电路(PMIC)140、内部存储器150以及周围块160。在图1示出的本示例实施例中，PMIC140在应用处理器100中实现，然而也可以在应用处理器100之外实现。此外，应用处理器100可以包括代替PMIC140的电源管理单元来控制施加给应用处理器100中功能块的功率。CPU110可以包括至少一个核112并且可以由多核处理器来实本文档来自技高网...

【技术保护点】
1.一种操作应用处理器的方法，所述应用处理器包括具有至少一个核的中央处理器和存储器接口，所述方法包括步骤：在第一时段期间，测量核活动周期和核空闲周期，所述核活动周期为所述至少一个核执行用于运行指令的操作的时段，所述核空闲周期为所述至少一个核处于空闲状态的时段；产生关于存储器访问停顿周期的信息，所述存储器访问停顿周期为在所述核活动周期中所述至少一个核访问所述存储器接口的时段；使用关于存储器访问停顿周期的信息来校正所述核活动周期，以使用所校正的核活动周期来计算所述至少一个核上的负载；以及使用所计算的所述至少一个核上的负载来对所述至少一个核执行动态电压和频率缩放操作。

【技术特征摘要】
2016.12.28 KR 10-2016-01814441.一种操作应用处理器的方法，所述应用处理器包括具有至少一个核的中央处理器和存储器接口，所述方法包括步骤：在第一时段期间，测量核活动周期和核空闲周期，所述核活动周期为所述至少一个核执行用于运行指令的操作的时段，所述核空闲周期为所述至少一个核处于空闲状态的时段；产生关于存储器访问停顿周期的信息，所述存储器访问停顿周期为在所述核活动周期中所述至少一个核访问所述存储器接口的时段；使用关于存储器访问停顿周期的信息来校正所述核活动周期，以使用所校正的核活动周期来计算所述至少一个核上的负载；以及使用所计算的所述至少一个核上的负载来对所述至少一个核执行动态电压和频率缩放操作。2.根据权利要求1所述的方法，其中，关于所述存储器访问停顿周期的信息包括所述存储器访问停顿周期，并且计算所述至少一个核上的负载的步骤包括：从所述核活动周期中减去所述存储器停顿周期以校正所述核活动周期。3.根据权利要求1所述的方法，其中，执行所述动态电压和频率缩放操作的步骤包括：通过使用所校正的核活动周期和所述核空闲周期来计算所述至少一个核上的负载。4.根据权利要求1所述的方法，其中，产生关于所述存储器访问停顿周期的信息的步骤包括：产生每指令周期，其指示在所述核活动周期期间运行一条指令所需的周期；以及将所述每指令周期与阈值每指令周期进行比较，以产生关于存储器访问停顿周期的信息。5.根据权利要求4所述的方法，其中，产生所述每指令周期的步骤包括：对在所述核活动周期期间执行的指令的数量进行计数；以及通过使用所述核活动周期和所计数的指令数量来产生所述每指令周期。6.根据权利要求4所述的方法，其中，通过使用当所述至少一个核运行不需要关于存储器接口的访问操作的多条指令时所产生的多个候选活动周期中的至少一个来设置所述阈值每指令周期，并且多次执行对运行所述多条指令所需的所述多个候选活动周期中的至少一个进行测量的循环。7.根据权利要求6所述的方法，其中，所述阈值每指令周期是在所选的候选活动周期期间运行一条指令所需的周期，所选的候选活动周期在所述多个候选活动周期中具有最长的长度。8.根据权利要求4所述的方法，其中，关于所述存储器访问停顿周期的信息包括每指令存储器访问停顿周期，其指示在所述核活动周期期间通过所述一条指令访问存储器接口所需的周期。9.根据权利要求8所述的方法，其中，产生关于所述存储器访问停顿周期的信息的步骤包括：当所述每指令周期超过所述阈值每指令周期时，从所述每指令周期中减去所述阈值每指令周期以产生所述每指令存储器访问停顿周期。10.根据权利要求9所述的方法，其中，执行所述动态电压和频率缩放操作的步骤包括：使用所述每指令周期和所述每指令存储器访问停顿周期来校正所述核活动周期。11.根据权利要求7所述的方法，其中，当所述每指令周期小于或等于所述阈值每指令周期时，不产生关于所述存储器访问停顿周期的信息。12.根据权利要求11所述的方法，其中，当所述每指令周期小于或等于...

【专利技术属性】
技术研发人员：尹晰柱，成乐祐，徐承哲，金宅基，柳在骏，赵银玉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR