The present invention provides at least one frequency generation circuit, a control method and a method of reducing power consumption, in which a frequency generation circuit includes a frequency synthesis circuit and a controller. The frequency synthesis circuit is used to produce a radio frequency clock signal based on the reference clock signal and the number of channels; the controller is coupled to the frequency combination. A circuit is used to generate a power off control signal to control at least part of the frequency synthesis circuit to cut off the power supply; the frequency synthesis circuit includes an accumulator to generate an accumulative value according to the number of the channels, and the frequency synthesis circuit generates the reference according to the reference clock signal and the accumulated value. The radio frequency clock signal, and in which, when the frequency synthesis circuit is at least partially cut off the power, the controller maintains the added value of the accumulator. One of the advantages of the invention is that the power consumption of the communication device containing the frequency synthesis circuit can be reduced by controlling the frequency synthesis circuit.
【技术实现步骤摘要】
频率产生电路、控制方法及降低功耗的方法
本专利技术系关于一种频率产生(frequency-generating)电路、控制该频率产生电路的频率合成(frequencysynthesizer)电路的方法及降低通信装置的功耗的方法。
技术介绍
无线装置可以发送和接收数据以与一无线通信系统进行通信。该无线装置可以包含用于数据发送的发送器与用于数据接收的接收器。发送器和接收器可以整合为一收发器(transceiver)。对于数据传输,发送器可以将一发送本地振荡(LocalOscillator,LO)信号与数据进行调制(modulate)以获取调制后的射频信号,对该调制后的射频信号进行放大(amplify)以获取具有适当输出功率位准的输出射频(RF)信号,并通过天线将该输出射频信号发送至基站(BaseStation,BS)。对于数据接收,接收器可以通过天线获取接收到的射频信号,将该接收到的射频信号放大并使用一接收到的LO信号对该接收的射频信号进行降频转换(down-convert),并对该降频转换后的信号进行处理以还原(recover)该基站所发送的数据。该无线装置可以包含一频率合成器,用以为该收发器产生在所需频率(desiredfrequency)上振荡的信号。该频率合成器有可能对该收发器的性能具有较强影响。
技术实现思路
有鉴于此,本专利技术提供至少一种频率产生电路、控制方法及降低功耗的方法。根据本专利技术一实施例的频率产生电路,包括:频率合成电路,用于根据参考时钟信号与信道(channel)数量产生射频时钟信号;以及控制器,耦接于该频率合成电路,该控制器用于产生断 ...
【技术保护点】
1.一种频率产生电路,包括:频率合成电路,用于根据参考时钟信号与信道数量产生射频时钟信号;以及控制器,耦接于所述频率合成电路,所述控制器用于产生断电控制信号,用以控制所述频率合成电路的至少部分切断电源;其中,所述频率合成电路包含累加器,用以根据所述信道数量产生累加值,以及所述频率合成电路根据所述参考时钟信号与所述累加值产生所述射频时钟信号;以及其中,当所述频率合成电路的所述至少部分切断电源时,所述控制器维持所述累加器的所述累加值。
【技术特征摘要】
2016.12.23 US 15/389,7081.一种频率产生电路,包括:频率合成电路,用于根据参考时钟信号与信道数量产生射频时钟信号;以及控制器,耦接于所述频率合成电路,所述控制器用于产生断电控制信号,用以控制所述频率合成电路的至少部分切断电源;其中,所述频率合成电路包含累加器,用以根据所述信道数量产生累加值,以及所述频率合成电路根据所述参考时钟信号与所述累加值产生所述射频时钟信号;以及其中,当所述频率合成电路的所述至少部分切断电源时,所述控制器维持所述累加器的所述累加值。2.根据权利要求1所述之频率产生电路,其特征在于,所述控制器不向所述累加器提供所述断电控制信号,使得所述累加器能够在所述频率合成电路的至少一信号产生电路在收到所述断电控制信号而切断电源时保持运作,从而使得所述控制器维持所述累加器的所述累加值。3.根据权利要求1所述之频率产生电路,其特征在于,所述控制器进一步将所述切断电源控制信号提供给所述累加器,以控制所述累加器在睡眠时段内切断电源。4.根据权利要求3所述之频率产生电路,其特征在于,所述控制器通过在向所述累加器提供所述断电控制信号时读取所述累加器的寄存器来获取当前累加值、估测在所述睡眠时段结束时所述累加器应获取的未来累加值、以及将所述未来累加值写回所述寄存器,来维持所述累加器的所述累加值。5.根据权利要求4所述之频率产生电路,其特征在于,所述控制器根据所述当前累加值、所述参考时钟信号的参考时钟周期的长度、及所述睡眠时段的长度来估测所述未来累加值。6.根据权利要求4所述之频率产生电路,其特征在于,所述控制器根据所述参考时钟信号的参考时钟周期的长度、及自所述累加器的重置至所述累加器的唤醒时段的起始的运作时段的长度来估测所述未来累加值。7.根据权利要求4所述之频率产生电路,其特征在于,所述未来累加值与所述累加器在未切断电源且持续运作至所述睡眠时段结束时应获取的所述累加值相同。8.根据权利要求1所述之频率产生电路,其特征在于,当所述频率合成电路为支持多模分频器的全数字锁相环时,所述累加器为支持所述多模分频器的所述全数字锁相环中的三角积分调制累加器,以及当所述频率合成电路为不支持多模分频器的全数字锁相环时,所述累加器为不支持所述多模分频器的所述全数字锁相环中的积分器。9.一种控制方法,用于控制包含于通信装置中的频率产生电路的频率合成电路,所述控制方法包括:使用所述通信装置的控制器产生断电控制信号,以控制所述频率合成电路的至少部分来切断电源,其中,所述频率合成电路包含累加器,所述累加器用以根据信道数量产生累加值,以及所述频率合成电路根据参考时钟信号与所述累加值产生射频时钟信号;以及当所述频率合成电路的所述至少部分切断电源时,使用所述控制器来维持...
【专利技术属性】
技术研发人员:沈士琦,冯绍惟,郭俊明,王琦学,林昂生,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。