多层结构与其制造方法及对应其的接触结构技术

一种多层结构的制造方法。所述方法包括下列步骤。首先，形成一叠层于一基板上，此一叠层由交替的多个导电层和多个绝缘层所构成，且此叠层包括一多层区及邻接于多层区的一接触区。接着，形成多个第一开口于接触区中。之后，形成一导电连接结构于叠层上及第一开口之中。此后，图案化叠层。在图案化叠层的过程中，导电连接结构连续性延伸于接触区上及第一开口中，使导电层维持电性连接。

Multilayer structure, manufacturing method and corresponding contact structure thereof

A manufacturing method for multi-layer structures. The methods described include the following steps. First, a stack of layers is formed on a substrate consisting of a plurality of conductive layers and a plurality of insulating layers, which include a multi-layer area and a contact area adjacent to the multi-layer area. Next, a plurality of first openings are formed in the contact area. After that, a conductive connection structure is formed on the upper layer and the first opening. After that, the patterning overlapped. In the patterning stacking process, the conductive connection structure extends continuously on the contact area and the first opening, so that the conductive layer maintains electrical connection.

【技术实现步骤摘要】
多层结构与其制造方法及对应其的接触结构
本专利技术涉及一种多层结构，其制造方法及对应其的接触结构。本专利技术还进一步涉及一种在此多层结构的一叠层上及多个第一开口之中形成一导电连接结构的制造方法。
技术介绍
近来，对于制造多层结构的需求已逐渐增加，多层结构例如是由导电层及介电层所形成的结构，可应用于存储器元件、电容器等等。然而，在多层结构的制造过程中，刻蚀工艺可能导致电荷的累积并产生电位差，一但电位差超过临界值可能发生放电并造成介电质的损坏，也即是易于产生电弧现象(arcing)。即使介电质没有受到严重的损坏，所产生的电位差可能影响刻蚀工艺的进行，并使得多层结构的形成受到不良的影响。因此，改善多层结构的制造方法并提供性能优异、高可靠度的多层结构相当重要的。
技术实现思路
在本专利技术中，提供一种多层结构与其制造方法，以解决至少一部分上述问题。根据一实施例，一多层结构的制造方法包括下列步骤。在此提供一种多层结构的制造方法。所述方法包括下列步骤。首先，形成一叠层于一基板上，此一叠层由交替的多个导电层和多个绝缘层所构成，且此叠层包括一多层区及邻接于多层区的一接触区。接着，形成多个第一开口于接触区中。之后，形成一导电连接结构于叠层上及第一开口之中。此后，图案化叠层。在图案化叠层的过程中，导电连接结构连续性延伸于接触区上及第一开口中，使导电层维持电性连接。根据一实施例，提供一种多层结构。多层结构包括一基板，位于基板上的一叠层，以及多个导电连接结构。叠层由交替的多个导电层和多个绝缘层所构成，其中基板包括对应于叠层的一叠层区以及邻接于叠层区的一延伸区。导电连接结构位于延伸区中，其中导电连接结构是由基板的一顶面垂直延伸于基板中，且导电连接结构具有不同的深度。根据一实施例，提供一种用以与位于一基板上的一导电层电性连接的接触结构。接触结构包括一本体部及一头部。本体部具有一底部，与导电层电性接触，其中本体部具有一内层及一外层，外层环绕内层。头部由本体部的一顶面横向向外延伸，其中头部具有内层及外层。本体部的内层直接接触于头部的内层，头部的内层的一侧表面是直接连接于本体部的外层的一侧表面。为了对本专利技术上述及其他方面有更佳了解，下文特列举实施例，并配合所附附图，作详细说明如下。然而，本专利技术的保护范围当以权利要求书所界定的为准。附图说明图1A、2A、3A、4A、5A、6A、及7A绘示根据本专利技术一实施例的多层结构的制造方法的俯视图。图1B、2B、3B、4B、4C、5B、5C、6B、7B、及7C绘示根据本专利技术一实施例的多层结构的制造方法的剖面图。图8A绘示根据本专利技术一实施例的多层结构的俯视图。图8B绘示根据本专利技术一实施例的多层结构的剖面图。图9至13绘示根据本专利技术另一实施例的多层结构的制造方法的剖面图。图14绘示根据本专利技术一实施例的接触结构的剖面图。图15绘示根据本专利技术一实施例的接触结构的剖面图。【附图标记说明】10、20、30：多层结构100、200：基板110a、182Ta、200a、210a：顶面110、210：叠层103、103’、107、107’、113、113’、115、115’、119、119’、123、123’、203、207、213、215、219、223：导电层101、101’、105、105’、109、109’、113、113’、117、117’、121、121’、125、125’、201、205、209、213、217、221、225：绝缘层127、227：绝缘材料130：第一刻蚀工艺132：第一开口142、142’、242、242’：导电连接结构144、146：光刻胶150：第二刻蚀工艺152：第二开口162：第三开口160：第三刻蚀工艺172、172’、172”、174、174’、174”、176、176’、176”、178、178’、178”、180、180’、180”、182、182’、182”：接触结构182B：底部182T：本体部182H：头部228：凹槽282：虚线方框1821：内层1822：外层1821a、1822a：侧表面A、A’、B、B’：剖面线端点Ac、Ac’、Ac”：接触区me：延伸区Am：多层区As：叠层区c1、c2、c3、c4、c5、c6：着陆区Ss、Ss’：第一阶梯式结构Se：第二阶梯式结构具体实施方式在下文的详细描述中，为了便于解释，提供各种的特定细节以整体理解本专利技术实施例。然而，应理解的是，一或多个实施例能够在不采用这些特定细节的情况下实现。在其他情况下，为了简化附图，已知的结构及元件以示意图表示。图1A至7C绘示根据本专利技术一实施例的多层结构10的制造方法。图1A、2A、3A、4A、5A、6A、及7A绘示根据本专利技术一实施例的多层结构10的制造方法的俯视图(绘示x轴及y轴所形成的平面)。图1B、2B、3B、4B、4C、5B、5C、6B、7B、及7C绘示根据本专利技术一实施例的多层结构的制造方法的剖面图(绘示y轴及z轴所形成的平面)。x轴、y轴及z轴彼此垂直。图1B为图1A沿着剖面线A-A’的剖面图。图2B为图2A沿着剖面线A-A’的剖面图。图3B为图3A沿着剖面线A-A’的剖面图。图4B为图4A沿着剖面线A-A’的剖面图。图4C为图4A沿着剖面线B-B’连线的剖面图。图5B为图5A沿着剖面线A-A’的剖面图。图5C为图5A沿着剖面线B-B’的剖面图。图6B为图6A沿着剖面线A-A’的剖面图。图7B为图7A沿着剖面线A-A’的剖面图。图7C为图7A沿着剖面线B-B’的剖面图。请参照图1A及1B，提供一基板100。可形成一叠层110于基板100上，此一叠层110由交替的多个绝缘层101、105、109、113、117、121、125及多个导电层103、107、111、115、119、123所构成。在一实施例中，叠层110的顶层及底层为绝缘层101、125。叠层110包括一多层区Am及邻接于多层区Am的一接触区Ac。基板100可以是一硅基板。绝缘层101、105、109、113、117、121、125可由氧化物(例如是二氧化硅(SiO2))所形成。在一实施例中，导电层103、107、111、115、119、123可由导电性半导体材料所形成，例如是用硼(boron)进行掺杂的P型掺杂的多晶硅。在一实施例中，导电层103、107、111、115、119、123可由金属所形成，例如是钨(W)及氮化钛(TiN)。请参照图2A及2B，图案化接触区Ac中的导电层103、107、111、115、119、123，以形成一第一阶梯式结构Ss，并填充绝缘材料127于此阶梯式结构Ss上。接着，穿过绝缘材料127，形成多个第一开口132于接触区Ac中。第一开口132彼此之间具有不同的深度，第一开口132的深度是对应于第一阶梯式结构Ss的导电层103、107、111、115、119、123。例如，对应于导电层103的第一开口132的深度是大于对应于导电层107的第一开口132的深度。第一开口132由叠层110的顶面110a垂直延伸至导电层103、107、111、115、119、123上，穿过绝缘材料127，以暴露导电层103、107、111、115、119、123上的着陆区c1、c2、c3、c4、c5、c6。绝缘材料1本文档来自技高网...

【技术保护点】
1.一种多层结构的制造方法，包括：形成一叠层(110)于一基板(100)上，该叠层由交替的多个导电层(103、107、111、115、119、123)和多个绝缘层(101、105、109、113、117、121、125)所构成，其中该叠层包括一多层区(Am)及邻接于该多层区的一接触区(Ac)；形成多个第一开口(132)于该接触区中；形成一导电连接结构(142)于该叠层上及所述第一开口之中；以及图案化该叠层，其中在图案化该叠层的过程中，该导电连接结构连续性延伸于该接触区上及所述第一开口中，使所述导电层(103、107、111、115、119、123)维持电性连接。

【技术特征摘要】
1.一种多层结构的制造方法，包括：形成一叠层(110)于一基板(100)上，该叠层由交替的多个导电层(103、107、111、115、119、123)和多个绝缘层(101、105、109、113、117、121、125)所构成，其中该叠层包括一多层区(Am)及邻接于该多层区的一接触区(Ac)；形成多个第一开口(132)于该接触区中；形成一导电连接结构(142)于该叠层上及所述第一开口之中；以及图案化该叠层，其中在图案化该叠层的过程中，该导电连接结构连续性延伸于该接触区上及所述第一开口中，使所述导电层(103、107、111、115、119、123)维持电性连接。2.如权利要求1所述的多层结构的制造方法，其中所述第一开口是借由一第一刻蚀工艺(130)所形成，具有不同的深度且垂直延伸至所述导电层上，以暴露多个着陆区(c1、c2、c3、c4、c5、c6)。3.如权利要求2所述的多层结构的制造方法，其中图案化该叠层还包括：借由一第二刻蚀工艺(150)于该多层区形成多个第二开口(152)；以及借由一第三刻蚀工艺(160)于所述第二开口中形成多个第三开口(162)，其中在该第二刻蚀工艺及该第三刻蚀工艺的期间，该导电连接结构电性连接于该接触区中的所述导电层。4.如权利要求1所述的多层结构的制造方法，还包括：在图案化该叠层之后，图案化该接触区中的该导电连接结构以形成多个接触结构(172、174、176、178、180、182)。5.如权利要求4所述的多层结构的制造方法，其中：在图案化该叠层之后，形成多个剩余的导电连接结构于该多层区上，所述剩余的导电连...

【专利技术属性】
技术研发人员：陈士弘，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71